基于IP核SOC中ADC测试技术.docVIP

基于IP核SOC中ADC测试技术 　　摘要: 本文简单描述了SOC芯片测试技术的复杂性，模数转换器（ADC）是SOC芯片中的重要模块，随着器件时钟频率的不断提高，高效、准确地测试ADC的动态参数和静态参数是当今SOC芯片中的ADC测试研究重点。本文重点介绍了一款SOC芯片中高速ADC测试的方法。 　　关键词: SOC、模数转换器、IP核 　　 　　1SOC测试的复杂性 　　 　　随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成。近年来已发展到系统级芯片阶段，SOC设计技术成为设计的热点之一。SOC的设计模式不同于以往大规模集成电路的垂直设计模式。它的设计模式是水平的，也就是SOC集成商选择不同厂商提供的IP核来构建芯片系统。这种水平设计模式一方面缩短了SOC设计周期，另一方面却使SOC测试面临巨大挑战。IP核的多样性带来测试的复杂性，就IP核的设计形式而言，有软核、固核、硬核三种；就电路类型而言，有数字逻辑核、存储器核、模拟/混合核；就功能而言，有处理器核、DSP核、多媒体核等；就电路可测试性设计方法而言，有内建自测试（Built-in-Self-Test，BIST），扫描测试、边界扫描测试、测试点插入等；就时钟而言，有处理器核和DSP核等需要高频时钟的IP核，也有外设控制器等只需要低频时钟的IP核。SOC的测试必须考虑对多样性的支持。测试资源是有限的，外部测试设备所能提供的测试通道数，ATE（Automatic Test Equipment）的测试通道深度和测试时间以及模拟测试部件都是“稀缺资源”。因而SOC的测试必须考虑所有与此有关的细节。 　　 　　2基于IP核的 　　SOC中ADC的测试技术 　　 　　 2.1 模拟/混合电路的IP核测试 　　模拟/混合电路核的测试技术还很不成熟，在数字逻辑电路中广泛应用的测试向量自动生成技术（Automatic Test Pattern Generation， ATPG）不能简单移植应用于模拟电路。这是因为：第一，模拟电路波形的时间和取值都是连续的，电路功能依赖于电路拓扑结构和元件的参数值，电路参数动态范围大，难以建立故障模型；第二，模拟信号是连续量，无论是从原始输入传递测试激励，还是从被测电路传出测试响应，在传输过程中，这些值都有可能被改变；第三，同样由于模拟信号的连续性，测量误差容易导致误判。为了提高电路的可测性，为了提高电路的可测性，常采用三种技术：第一，功能结构重组，此方法是利用电路的功能结构经过重组而与正常工作模式不同，利用输出信号判别电路是否发生错误。典型的方法为晶振测试，即产生某种频率的振荡信号，故障电路会改变此振荡信号的频率，通过监测信号频率的变化，观测到错误。第二，插入测试点，例如在电路中增加电流传感器，有错误的电路会改变电流大小，从而观测到错误。第三，进行数模/模数转换，即在芯片设计中加入模数转换器和数模转换器，把待测电路的模拟输出信号变成数字信号，把待测电路的数字输入信号变成模拟信号，从而实现激励和响应的传播。 　　 　　 2.2 ADC的测试方法 　　 2.2.1测试适配器设计技术 　　测试适配器是芯片与测试机连接的关键，在设计中特别注意布局布线的方法，尽可能的减小噪声的引入：ADC界于模拟电路和数字电路之间，且通常被划归为模拟电路，为减小数字电路的干扰，在芯片内部都将模拟电路和数字电路分开布局；进行测试时为减小信号线上的分布电阻、电容和电感，尽量缩短导线长度和增大导线之间的距离；为减小电源线和地线的阻抗，尽量增大电源线和地线的宽度，或采用电源平面、地平面。同样的，模拟电路的接地层，也要和数字电路的接地层分开，并考虑阻抗匹配，如果是差分输入，要考虑差分对的布线方法，这样测试出ADC的动态参数和静态参数才比较理想。 　　 2.2.2测试实例 　　 2.2.2.1器件特性 　　本文测试芯片为一款带有一个10bit高速AD转换器模块的SOC芯片，其中ADC模块的特征描述如下: 　　 1）电源4组，模拟电源1，2（3.3V，1.8V）。 　　 2）具有一对差分输入，共模电压为1.5V，Vp-p为1V。 　　 3）数字时钟频率50MHZ，采样频率25MHZ，输入波频率2MHZ～36MHZ。 　　此ADC的测试，选用Agilent的SOC 93000 测试系统。由于芯片有一对差分输入，共模电压为1.5 V，Vp-p为1V， 这意味着模拟输入电压范围是1～2V。这样模拟输入精度就是： 　　 　　 （n为数字输出位数） 　　为了能测试这样精度的芯片，我们需要输入更高精度的模拟电压。此次测试时输入的模拟电压精度为： 　　 　　 （n为数字输出位数） 　　在测试中为了产生如此