基于FPGA误码分析仪设计.docVIP

基于FPGA误码分析仪设计 　　摘 要：为了设计出基于FPGA的误码分析仪，选用以STC10F08XE单片机为主控制器、以EP1C3T144C8N芯片为误码检测、USART GPU串口屏为显示和控制以及EPCS和MAX232为下载程序，完成了整个硬件系统的设计。并在整个硬件系统实现的基础上，进行了M序列的产生、数据同步实现、误码监测统计以及液晶显示控制等相关实验。结合硬件电路以及实现的功能设计了各个功能模块的软件流程图，并结合流程图编写了各个模块的实现程序，然后结合硬件完成了联合调试，最终实现了系统的预期功能。 　　关键词：误码分析仪；FPGA；M序列；STC10F08XE 　　中图分类号：TN911 文献标识码：A 文章编号：2095-1302（2016）07-00-04 　　0 引 言 　　在通信系统中，由于信号在传输过程中衰变引起信号电压的变化，导致信号在传输过程中遭到破坏，产生误码。误码分析仪便是测试误码率的测试仪器，本文旨在通过误码分析仪模块的设计来深入了解其原理及使用方法[1]。 　　1 总体方案设计 　　1.1 系统需求分析 　　系统使用FPGA和单片机共同控制的方式，使系统具有很高的集成度，并且方便扩展和升级。经过调研和讨论分析，整个设计的基本功能包括如下几部分[2]： 　　（1）八种测试速率可调：1 K/10 K/100 K/500 K/1 M/2 M/5 M/10 M速率； 　　（2）三种测试码型可选：9位、15位、23位伪随机序列码； 　　（3）误码率的统计和计算； 　　（4）误码的发送、接收、同步以及手动插入误码的设计； 　　（5）TFT-LCD彩屏显示和触摸按键的控制； 　　（6）单片机与TFT-LCD的通信设计； 　　（7）误码测试仪的菜单显示设计； 　　（8）外部指示系统的设计； 　　（9）时钟锁相环设计。 　　1.2 系统设计方案 　　误码分析仪系统分为硬件设计和软件设计两部分。选用FPGA芯片实现误码的测试，采用Verilog硬件描述语言通过EDA软件设计外围电路和必要的功能。采用单片机作为主控芯片，控制误码测试的启动、加误码、变速率、换码型、TFT-LCD液晶显示、触摸按键等。 　　2 硬件电路设计 　　2.1 系统硬件结构框架 　　整个系统设计中通过CPU访问FPGA芯片与TFT-LCD通信，通过FPGA芯片实现码型的产生与发送、码型接收的同步、码型的比较、速率的切换等逻辑功能；通过TFT-LCD实现误码率实时显示以及通过其触摸功能反馈控制整个系统的功能。系统结构框图如图1所示。 　　2.2 电源电路设计 　　系统采用5 V供电，模块内部FPGA普通的IO口电源电压需要3.3 V供电，而其PLL锁相环所在的内核LPM模块需要1.5 V供电。因此需要设计电压转换电路。具体设计电路如图2所示。 　　除此之外，设计中需要使用FPGA内部的PLL，为了避免数字器件产生的噪声影响倍频效果，该模块必须有单独电源和滤波设计[3]。具体设计电路如图3所示。 　　设计中，5 V电源经AS1117-1.5芯片降压至1.5 V，产生的1.5 V电源经过一个由磁珠和钽电容组成的退耦电路过滤后接入PLL电源[4]。 　　2.3 下载电路设计 　　RS-232电平与TTL电平转换设计采用MAX232以进行通信电平转换。具体设计电路如图4所示。 　　根据FPGA数据手册，设计的JTAG下载口电路如图5所示。 　　标准的JTAG接口是4线TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出[5]。 　　AS模式下载电路设计，参照数据手册设计的相应电路如图6所示。 　　2.4 时钟电路设计 　　单片机时钟电路设计如图7所示。FPGA时钟电路整体设计如图8所示。设计中选用的FPGA芯片有4路专用时钟输入端口，可作为4个LVDS时钟信号输入或4个LVTTL时钟信号输入[6]。 　　2.5 USART GPU 串口屏的电路设计 　　误码分析仪系统与用户进行交互时，需要控制和显示模块，系统设计中采用单片机通过串口通信与USART GPU 串口屏进行数据交流、通信，由于其内部集成模块，所以外部电路简单。具体设计电路如图9所示。 　　3 软件设计总体结构 　　整个软件系统主要由FPGA芯片内部逻辑和单片机程序组成。具体结构框图如图10所示。 　　3.1 软件开发环境的建立 　　软件开发环境主要由QuartusⅡ11.0、Keil C51、ModelSim构成。 　　3.2 时钟模块的设计 　　本系统的时钟模块由PLL锁相环和时钟分频模块组成，该模块的输入输出如图11所示。 　　图11中inclk0是外部时钟输入，c