第三节集成电路制造工艺.ppt

CMOS 在集成电路中用途非常广泛，其特点为： ? 电流小、功耗低 ? 集成度高 ? 速度快 典型N阱CMOS工艺流程 a. N阱的生成 b. 有源区的确定和场氧氧化 c. 生长栅氧化层和生成多晶硅栅电极 d. 形成P沟MOS晶体管 e. 形成N沟MOS晶体管 f. 引线及后续工艺 a. N阱的生成 氧化 光刻 掺杂 P P N阱 b. 有源区的确定和场氧氧化 有源区：晶体管所在的区域(N沟晶体管) (P沟晶体管) N+ N+ N+ N+ 寄生晶体管 场氧：不同晶体管之间形成较厚的氧化层 衬底 氧化 去掉氮化层 SiO2缓冲层 Si3N4 SiO2的作用？ Si3N4的作用？ 没有氧化层的区域即为 有源区 c. 生长栅氧化层和生成多晶硅栅电极 确定了有源区以后，就可以制作MOS晶体管 d.形成P沟MOS晶体管 e. 形成N沟MOS晶体管 N+ N+ N 阱 P+ P+ N+ SiO2 SiO2 Al Al Al SiO2 场氧化层 栅氧化层 栅氧化层 N+多晶 硅栅 P+多晶 硅栅 f. 引线及后续工艺 硅栅与自对准技术 如果在栅氧化层上采用多晶硅作为栅电极，在形成 源、漏区进行扩散时，栅材料可以起到掩膜的作用， 自动解决了栅金属电极与源、漏区对准的问题。 所以称为自对准工艺。 目前超大规模集成电路中MOS管均采用硅栅结构。 P型硅 场氧化层 沟道隔离层 多晶硅栅电极 栅氧化层 本章要求 1、掌握氧化、扩散、离子注入、光刻等工艺以及在集成电路中的作用。 2、掌握一般集成电路的工艺流程，理解几种隔离方法、埋层工序的作用。 3、掌握N沟CMOS工艺流程，CMOS晶体管的截面图和俯视图。 1、画出双极晶体管(NPN和PNP)的截面图 以及几种MOS晶体管的截面图(标注区域和电极)。 2.典型PN结隔离双极集成电路工艺流程 * 1-发射体，2-阳极，3-电磁线圈，4-水冷坩埚，5-收集极，6-吸收极，7-电子轨迹，8-正离子轨迹，9-散射电子轨迹，10-等离子体 吸收反射电子、背散射电子、二次电子 吸收电子束与蒸发的中性离子碰撞产生的正离子 e型电子枪蒸发源示意图 电子束蒸发: 大规模集成电路生产中，用溅射法取代蒸发法的优点： ? 溅射可在面积很大的靶上进行，解决大尺寸硅片沉积薄膜厚度均匀性问题。 ? 较容易控制膜厚。 ? 沉积的薄膜合金成分比蒸发法容易控制，改变加在硅晶片上的偏压和温度可控制薄膜许多重要性质如：台阶覆盖和晶粒结构等。 溅射可用来沉积铝、铝合金、钛、钨钛合金、钨等金属。 二. 溅射镀膜 靶 基片 等离子体区 溅射镀膜装置图 靶原子 ? 金属层淀积在芯片的元器件上，光刻后形成所需的互连线和电极。为形成良好的欧姆接触还要进行合金化处理。 ? 在真空或氮气等保护下500℃进行合金 化，硅、铝发生互溶在界面形成非常薄的合金层，达到低阻欧姆接触。 3.8.4 合金化 至此，制作的前部工序全部完成。 后续要进行划片、装架、键合、 封装等。 § 3. 9 引线 封装 1. 引线 将芯片上的元、器件电极与细金属丝连接；一般采用金丝、硅铝丝。 2. 键合 将芯片内部的金属电极引出后再将金属丝与封装管座上外引线相连接。 3. 封装 提供用户使用集成电路时用作 连接的外引线， 同时对内部管芯提供保护 § 3.10 隔离技术 首要问题: 采用隔离技术将元器件分离,进行电学上的隔离。 集成电路： 同一基底上：包括各种元器件 器件之间不能通过基底导通 隔离技术可靠 工艺与平面工艺兼容 表面平坦化 尽量少占芯片面积 不影响集成电路整体性能 隔离技术满足五个要求 标准pn结隔离 pn结对通隔离 集电极扩散隔离 介质-PN结混合隔离(局部氧化隔离) 标准SiO2-多晶硅介质隔离 绝缘物上硅(SOI技术) 隔离方法： 一. 标准PN结隔离—双极IC基本隔离 利用PN结在反向偏压下，即处于反向截止 状态，对器件之间的电学隔离 N 外延 集电区 p-Si P 基区 N+ N+ b e C P+ 隔 离 墙 P+ 隔 离 墙 NPN型双极型晶体管示意图 P+扩散一定要将外延层 扩通与P衬底相连 将P+接电路的低电位，隔离岛被反偏的PN结包围 N型外延层被P型区域 包围隔离岛 N 外延 集电区 p-Si P 基区 N+ N+ b