第4章节总线技术跟总线标准.ppt

总线的表示方法 8位数据线（DB） 常见总线分类 差错控制方法 异步串行通信中常见的错误 奇偶校验错：是指接收方接收到的数据中1的个数与奇偶校验位不符，通常是由干扰引起的，发生这种错误时接收方应该要求发送方重新发送 溢出错：是指接收方与发送方的速率不匹配，接受方没有来得及处理接收来的数据，发送方已经发送来下一个数据，造成数据丢失。可以通过降低发送方的发送速率或者在接收方设置多级缓冲结构等方法来减少这种错误 帧格式错：是指接收方接受的字符格式与协议不符，这种错误多半是由双方协议不明确或干扰引起的 计算机串口参数设置界面 * 半同步并行总线时序 特点：同时使用主模块的时钟信号和从模块的联络信号 优点：兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 4.2 总线标准 总线标准包括： 逻辑规范：逻辑信号电平 时序规范 电气规范 机械规范 通信协议 * ATA（Advanced Technology Attachment） SCSI （Small Computer System Interface ） 16位的PC/AT（ISA）总线 32位的PC386（EISA）总线 32位或64位的PCI局部总线 VXI、IEEE488(GPIB) 常用总线分类 串行总线 并行总线 RS232、USB、1394、SPI、现场总线 SATA、SAS 系统外总线 系统内总线 系统外总线 不支持 同步 串行 I2C 系统外总线 不支持 异步 串行 RS232 RS422 RS485 系统外总线 不支持 同步 串行 SPI 系统外总线 PnP, 热插拔 同步或异步 串行 USB 系统内总线 不支持 同步 并行 ISA 系统内总线 PnP 同步 并行 PCI 位置分类 支持PnP (即插即用) 时序控制方式 数据传送格式 总线 类型 * 4.2.1 SoC的片内总线 片上总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 片内总线标准 ARM的AMBA 、IBM的CoreConnect Silicore的Wishbone、Altera的Avalon * ARM的AMBA: Advanced Microcontroller Bus Architecture 先进高性能总线AHB （Advanced High-performance Bus） 适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等 先进系统总线ASB（Advanced System Bus） 适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线 先进外设总线APB（Advanced Peripheral Bus） 适用于低功耗外部设备，经优化减少了功耗和接口复杂度 适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持 ARM处理器核 宽带片上 RAM DMA控制器 宽带外部 RAM接口 桥 UART PIO 定时器 键盘控制器 AHB或ASB总线 APB总线 AHB的特性 ： 单个时钟边沿操作； 非三态的实现方式； 支持突发传输； 支持分段传输； 支持多个主控制器（最多16个模块）； 可配置32位～128位总线宽度； 支持字节、半字和字的传输。 典型的AMBA构架 4.2.2 PCI总线 PCI(Peripheral Component Interconnect)，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用 PCI总线信号 必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号 可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号 * PCI总线架构 PCI总线是多层次总线 * PCI总线插座示意图 根据电源电压和位数不同分为4种 长插槽188针，短插槽124针 * PCI插槽实物照片 * PCI总线信号 * * 4.2.3 异步串行通信总线 串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线 采用差分信号(differential signal)传输技术 具有低功耗、低误码率、低串扰和低辐射等优点 高速串行总线的三大特征 差分信号传输 以数据包形式传送信息(地址、数据、命令) 点对点通信 串行通信的通信方式、距离、速率、差错控制、传输方式 COM口 RS-232、RS-485