第章 中规模组合逻辑器件.pptVIP

若干典型的组合逻辑集成电路 1.重点掌握各种常用中规模器件的 基本原理分析或设计：用组合逻辑电路的分析方法（或设计方法）进行。4/2编码器、2/4译码器、4选1数据选择器、半加器、全加器、一位数值比较等简单电路； 2.会看集成芯片功能表。 3.掌握各种集成芯片的使用，比如多片扩展。重点掌握译码器、数据选择器的使用（用于逻辑函数的实现、组合逻辑电路的设计 ）。 例1 试用译码器和门电路实现逻辑函数： 例2 某组合逻辑电路的真值表如表示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 用译码器实现逻辑函数的步骤 1.写出逻辑函数的最小项和的形式； 2.将逻辑函数的最小项和的表达式变换成与非与非式； 3.画出接线图。 4.如果函数为4变量函数，用3/8线译码器实现，则需先用两片3/8线译码器扩展成4/16线译码器，在此基础上进行以上步骤。 用译码器设计一个“1线-8线”数据分配器 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 具有无效0消隐功能的多位数码显示系统 例2 试用8选1数据选择器74X151实现单输出组合逻辑函数 解法一： 解法二： 例3. 用74X283构成一位8421BCD码的加法器 中规模组合器件小结 1．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 2．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 3．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 1. 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 2. 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 1. 串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 二、多位数加法器 0 定义两个中间变量Gi和Pi ： Gi= AiBi 2. 超前进位加法器 1)提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 定义第i 位的进位信号（Ci ）： Ci= Gi＋Pi Ci-1 4位全加器进位信号的产生： C0= G0+P0 C-1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1) [Gi= AiBi Ci= Gi＋Pi Ci-1 2) 超前进位集成4位加法器74LS283 74HC283引脚图 74HC283逻辑框图 3) 超前进位加法器74LS283的应用 例1. 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 8421码输入 余3码输出 1 1 0 0 例2. 用74283构成将8421BCD码转换为余3码的 码制转换电路 。 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO CS9= S3S2+S3S