第4章 组合辑的分析与设计.ppt

高速加法器 (1) 全并行加法器 n n n m 第 一 级 门 第 二 级 门 CO S X Y 特点: 速度最快，电路复杂。 (2) 超前进位加法器 设计思想: 由两个加数，首先求得各位的进位，然后再经全加器算出结果。 全加器的进位表达式: Ci= （XiYi+XiYi）Ci-1+XiYi =XiYi+(Xi+Yi)Ci-1 令: Gi= XiYi---进位产生项 Pi= (Xi+Yi)---进位传送项 则: Ci=Gi+PiCi-1 若两个三位二进制数相加 A=A2A1A0 B=B2B1B0 则: C0=G0 ; C1=G1+P1C0=G1+P1G0 ; C2=G2+P2C1=G2+P2G1+P2P1G0 由Pi 、Gi 并经过两级门电路就可求得进位信号C.实际实现中，是将求Gi和Pi的电路放进全加器中，而将全加器中求进位信号的电路去除。 根据Gi 、Pi 来求进位信号C 的电路称为超前进位电路（CLA） CLA逻辑图： 3位超前进位加法器 通用译码器集成电路 74138 带使能端3线—8线译码器 逻辑图 引脚图 74138功能表 译码器实现组合逻辑函数 译码器也是个“万能”器件 原理: 二进制译码器能产生输入信号的全部最小项，而所有组合逻辑函数均可写成最小项之和的形式。 例 试用3线– 8线译码器和逻辑门实现下列函数 译码器应用举例 解题的几种方法： （1）利用高电平输出有效的译码器和或门。 （2）利用低电平输出有效的译码器和与非门。 （3）利用高电平输出有效的译码器和或非门。 （4）利用低电平输出有效的译码器和与门。 译码器实现任意函数总结 计算机输入/输出接口地址译码电路 多路分配器 数据分配是将一个数据源输入的数据根据需要送到不同的输出端上去，实现数据分配功能的逻辑电路称为多路分配器。分配器又叫多路复用器。 多路分配器一般用带使能控制端的二进制译码器实现。 74138输出表达式： 分配器输出表达式： 数据分配器的用途比较多。 用它将一台PC与多台外部设备相连接，将计算机的数据分别送到各外部设备中； 它还可以与时钟源相连接，组成时钟脉冲分配器； 和数据选择器连接组成分时数据传送系统。 * * 4.3.4 码型转换器 编码器和译码器电路的用途是把一种形式的编码（输入）转换为另一种形式的编码（输出）。举例来说，3-8译码器是把输入的3位二进制数转换为8位独热码送到输出端。而8-3编码器的作用正好相反。 除此之外，还存在着许多种类型的码型转换器。常见的是将BCD码转换为七段数码管显示用的译码器，它把二进制编码的十进制数（BCD）转换成驱动数码显示管的信息。 功能：将表示数字的BCD码转换成七段显示码。 七段 显示 译码 器 D C B A a b c d e f g 输入： BCD码 输出： 七段显示码 显示译码器设计 a b c d f e g 显示译码器设计步骤： （以输入8421BCD码、输出驱动共阴显示器为例） ① 列真值表； ② 化简、写最简函数表达式； ③ 画电路图。 真 值 表 4.4 算术运算元件 加法器 加/减法器 比较器 乘法器 * * 4.4.1 加法器 1. 半加器(HA) 仅考虑两个一位二进制数相加，而不考虑低位的进位，称为半加。 S=A⊕B C=AB 逻辑方程 2. 全加器 在多位数相加时，除考虑本位的两个加数外，还须考虑低位向本位的进位。 例: 1 1 0 1 加数 1 1 1 1 加数 +) 1 1 1 1 0 低位向高位的进位 1 1 1 0 0 和 实际参加一位数相加，必须有三个量，它们是: 本位加数 Ai 、Bi ； 低位向本位的进位 Ci-1 一位全加器的输出结果为： 本位和 Si ； 本位向高位的进位 Ci 全加器电路设计： 由真值表写出输出函数表达式： Si( Ai，Bi，Ci-1)=∑m(1,2,4,7) Ci( Ai，Bi，Ci-1)=∑m(3,5,6,7) 全加器电路设计： = Xi⊕Yi ⊕Ci-1 Si=（XiYi+XiYi）Ci-1 + （XiYi+XiYi）Ci-1 = （Xi ⊕Yi ）Ci-1+XiYi Ci= （XiYi+XiYi）Ci-1+XiYi 由两个半加器 实现一个全加器 3. 串行进位加法器 当有多位数相加时，可模仿笔算，用全加器构成串行进位加法器。 串行进位加法器特点: 结构简