数字电子技术基础(数字电路)第五章触发器.ppt

阻塞型赋值语句——每条语句按照在块内的顺序依次执行，赋值符为“=”。 非阻塞型赋值语句——块内表达式同时计算，然后完成对左边变量的赋值，每条语句并行执行。 * (2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器把Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 工作原理 74HC/HCT74 中D触发器的逻辑图 2. 典型的主从D触发器集成电路 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0、上升沿触发功能的触发器 动态特性反映触发器对输入逻辑信号和时钟信号的时间要求， 以及输出状态对时钟信号响应的延迟时间。 建立时间 保持时间 触发脉冲宽度 传输延迟时间 传输延迟时间 3. 主从D触发器的动态特性 保持时间tH：保证D状态可靠地传送到Q，D在CP上升沿到来之后还应保持一定时间。 建立时间tSU：保证与D 相关的电路建立起稳定的状态，D必须提前于时钟信号CP的上升沿就稳定在指定的逻辑电平上。 最高触发频率fcmax： CP无论在高电平还是在低电平期间，触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。 触发脉冲宽度tW：保证内部各门正确翻转，时钟脉冲CP的宽度不小于tW 。 传输延迟时间tpLH和tpHL：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间。 3. 主从D触发器的动态特性 利用传输延迟的触发器 4. 其他电路结构的触发器 SR锁存器+ 引导门 条件： tpd引导门 tpd锁存器 利用门电路的传输延迟时间实现边沿触发。 门G12 、G22 和G3、G4被封锁，门G13 、G11 、G23 、G21 组成基本双稳态电路，故输出状态保持不变。 门G12 、G22的速度快，先打开。输出状态仍保持不变。 工作原理 （1）CP=0期间： （2）CP：? 工作原理 （3）CP=1期间： 经过tpd引导门之后： 输出状态？ 仍保持不变！ S、R 已接收输入信号J、K！ 经过tpd引导门之后，引导门封锁，状态保持。 （4）CP：? 门G12 、G22的速度快，先关门。 S、R 未变， 输出状态随之改变： 结论：触发器只在CP下降沿到来时刻接受J、K信号，而在其它时刻状态均保持不变。 不同逻辑功能的触发器国际逻辑符号 D 触发器 JK 触发器 T 触发器 SR 触发器 五、触发器的逻辑功能 D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 Qn+1 = D 1. D触发器 特性表 以输入信号和触发器的现态为变量，以次态为函数的真值表，称特性表。 特性方程 触发器的逻辑功能用逻辑表达式来描述。 状态图 翻 转 1 0 0 1 1 1 1 1 置 1 1 1 0 1 0 0 1 1 置 0 0 0 0 1 1 1 0 0 状态不变 0 1 0 1 0 0 0 0 说 明 Qn+1 Qn K J 2. JK触发器 特性表 特性方程 状态图 【例 】 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。 0 1 1 1 0 1 1 1 0 0 0 0 T 3. T 触发器 特性表 特性方程 状态图 逻辑符号 逻辑符号 特性方程 时钟脉冲每作用一次，触发器翻转一次。 T′触发器 Qn S R Qn+1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 不确定 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 不确定 SR=0（约束条件） 4. SR触发器 特性表 特性方程 状态图 组合 电路 D K J Qn+1 = D 5. D触发器逻辑功能的转换 D 触发器构成 J K 触发器 Qn+1 = D 组合 电路 D T D 触发器构成 T 触发器 Qn+1 = D CP Q 二分频 D 触发器构成 T′触发器 ?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 ?触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D