eda技术及应用第6章vhdl设计应用实例xlp1qbfl.ppt

图6.37 单个LED的串接电阻计算方式 而七段显示器可分为共阳极、共阴极型两种，它们都可以等效成8个LED的连接电路，其中图6.38就是共阴极型七段显示器的等效电路和每节LED的定义位置图。 因此，若是要点亮七段显示器并实现一个3的数字符号不点亮P点LED，则输入七段显示码是，而且这个码字的每个位所对应位置和图6.38相同，顺序是“pgfedcba”。依此类推可得到0～F的显示码。 * 图6.38 共阴极型七段显示器的LED位置定义和等效电路 * 由于本设计的目标是设计一个综合的计时系统，要求同时显示年（在这里年份的前两位固定为20）、月、日、时、分、秒及星期共15个数字，依照图6.37的计算方式，同时点亮一个七段显示器的八节LED，结果将需电流：10mA×8＝80mA。若再进一步同时点亮15个七段显示器，这时所需80mA×15＝1200mA=1.2 A。这对于一般的电子电路来说，是一个不小的电流，不但CPLDFPGA无法负荷这样的电流驱动，而且这个功率也太大，散热也是问题，容易造成电路被烧毁。因此显示电路部分不能直接实现各个计时结果同时显示，只能另外通过一个扫描电路对计时输出进行逐个扫描，使七段数码管以两个为一个组，逐个进行显示。只要每个扫描频率超过人的眼睛视觉暂留频率24Hz，就可以达到点亮两个七段数码管，却能享有所有七段数码管同时显示的视觉效果，而且显示也不致闪烁抖动，从而间接实现计时结果同时显示。 * 根据以上设计思想，本系统的数据显示电路可分为两个子模块：（1）显示控制电路XSKZQ：负责完成数据选择扫描及数码管位选择信号的产生、数据扫描选择输出、对于选择的数据进行BCD码转换等功能；（2）显示译码电路：将用于显示的BCD码数据进行译码。XSKZQ的输入、输出端口定义如下：输入信号CLK_SCAN为用于产生数据选择扫描等控制信号的时钟信号；输入信号SEC，MIN，HOUR，DAY，YUE、NIAN、WEEK分别来自计秒电路、计分电路、计时电路、计日电路、计月电路、计年电路、计星期电路等计时电路的计时结果输出端；输出信号HBCD、LBCD分别为被选择进行显示的计秒/计分/计时/计日/计月/计年/计星期电路等计时电路的计时结果的高4位BCD码和低4位BCD码，输出端SELOUT经外部的3-8译码电路译码后用于选择对应计时结果显示数码管的公共端COM。图6.39为十五个共阴极型七段数码管驱动接线图。 * 图6.39 十五个共阴极型七段数码管驱动接线图 * 系统中的时间调整电路，拟通过模式和调整两个外部按键对系统的计时进程进行调整的。其中模式键：负责切换正常时间计数模式和时间调整模式，调整模式切换顺序如图6.40所示。调整键：在时间调整模式之下，对当前模式的计时结果进行调整。 在模式选择过程中，被选择到的调整模式，其所对应的发光二极管会被点亮。例如：按动模式键，选定“2003年6月5日12∶34∶56 星期4”的小时数“12”，其对应的调时模式发光二极管将会被点亮，剩下的六个调整模式发光二极管不被点亮。当处于正常模式时，七个发光二极管均不被点亮。被调整的计时结果之间相互独立。调整过程中，只有被选择到的计数结果才会接受调整，例如上述的“12”小时数部分，它可能会有的调整范围是0～23，其余的数字将固定显示不动。 3. 调整控制电路的设计 * 图6.40 调整模式切换顺序 * TZKZQ模块是负责各个模式之间的相互切换以及对被选中模式进行时间调整。TZKZQ模块的输入、输出端口定义如下：输入信号KEY[1..0]为键盘信号，当KEY=’01’时,表示按下了设置键,系统切换到下一状态，当KEY=’10’ 时，表示按下了调整键，系统进行自加；输入信号CLK__KEY为按键扫描时钟信号；输入信号YEAR_CUR、MON_CUR、DAY_CUR、HOUR_CUR、MIN_CUR、SEC_CUR、WEEK_CUR、MAX_DAYS均为来自各计时电路输出的当前计时结果的反馈值；输出信号SEC_EN、MIN_EN、HOUR_EN、DAY_EN、MON_EN、YEAR_EN、WEEK_EN均为对应的计时电路的异步并行置数使能信号；输出信号SEC、MIN、HOUR、 DAY、MON、YEAR、WEEK则为调整后的对应时间需预置的数。该模块的VHDL程序主要通过一个状态机来实现，对应的状态输出及状态转换条件请参看后述的TZKZQ.VHD。 * 4. 系统总体电路的设计 综合计时系统的总体电路原理图如图6.41所示。 图6.41 综合计时系统的总体电路原理图 * 1. 综合计时电路的源程序 1）CNT60计时电路的VHDL源程序 --CNT60.VHD LIBRARY IEEE; USE I