触发器和应用数字钟课程设计.docVIP

数字钟课程设计作业 目??????录 　 一、课程设计题目……………………………………1 二、课程设计的设计任务和基本要求………………1 三、课程设计题目分析 ……………………………1 四、课程设计的电路设计部分 ……………………2 五、课程设计的电路原理图…………………………6 六、课程设计过程中遇到的问题及其解决方法……7 七、课程设计的心得体会……………………………7 八、课程设计中部分元器件的使用说明……………8 九、附录………………………………………………10 十、参考文献…………………………………………11 电子技术课程设计正文 一、课程设计题目: 数字钟 二、课程设计任务和基本要求: ☆ 设计任务 采用中规模集成电路设计一台可以显示时、分、秒的数字钟。 ☆ 基本要求 ●能直接显示时、分、秒的数字钟，要求二十四为一计数周期。 ●当电路发生走时误差时，要求电路具有校时功能。 ●要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 ●要求电路主要采用中规模集成电路。 ●要求电源电压+5伏— +10伏 三、课程设计题目分析: ☆ 设计要点 ●设计一个精确的秒脉冲信号产生电路 ●设计60进制、24进制计数器 ●设计译码显示电路 ●设计操作方面的校时电路 ●设计整点报时电路 ☆ 工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下: 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 整点报时 时计数器 分计数器 秒计数器 时钟校准 振荡器 分频器 秒脉冲 数 字 电 子 钟 系 统 框 图 四、课程设计的电路设计部分: ☆ 秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ● 振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。 ● 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电 路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好 获得1Hz标准秒脉冲。其电路图如下： 秒 脉 冲 信 号 发 生 器 ☆ 秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。 ● 60进制计数器 由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。 60 进 制 计 数 器 ● 24进制计数器 由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下: 24 进 制 计 数 器 ☆ 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。 译码显示电路 ☆ 校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不