衬底触发scr-ldmos堆叠结构的高压esd特性分析-analysis of high voltage esd characteristics of substrate triggered scr - ldmos stack structure.docxVIP

摘 摘 要 I I 摘 要 ESD（Electrostatic Discharge，静电泄放）是集成电路行业中最重要的可靠性 问题之一，每年将近 40%的失效 IC 芯片是由 ESD/EOS（电过载）引起的。随着半 导体工艺的发展，特别是高压智能功率技术的普遍应用，使得高压 ESD 问题越来 越突出。而高压 ESD 最突出的问题是维持电压过低，在上电情况下发生 ESD，容 易导致闩锁效应。 本文首先介绍了 ESD 的基本工作原理和几种常见的 ESD 器件，讨论了 CMOS 闩锁效应、影响 CMOS 闩锁效应的参数以及闩锁效应与 ESD 的关系和区分，分析 了高压 ESD 的闩锁效应问题，指出了提高维持电压是解决闩锁效应的有效的方法， 并给出了几种提高维持电压的方法和案例。 其次， 提 出 了 一 种 新 型 的 用于高压 ESD 防护的 自触发 STSCR-LDMOS （Substrate Trigger Semiconductor Control Rectifier-Laterally Diffused Metal Oxide Semiconductor，衬底触发硅控晶闸管-横向双扩散金属半导体场效应管）堆叠结构， 解释了其工作机理，并采用多脉冲（TLP Transmission Line Pulse，传输线）仿真方 法进行仿真和分析。分析结果表明自触发 STSCR-LDMO