第3章 CP内核结构.pptVIP

第3章 TMS320LF240 x的CPU功能模块和时钟模块 本章介绍CPU模块和时钟模块。 3.1 CPU功能模块 CPU模块包括：输入定标移位器、中央算术逻辑单元（CALU）和乘法器等。CPU模块的功能结构如图3.1 3.1.1 输入定标移位器 该单元将来自程序/数据存储器的16位数据调整为32位数据送到中央算术逻辑单元（CALU)。因此，输入定标移位器的16位输入与数据总线相连， 32位输出与CALU单元相连。 输入定标移位器对输入数据进行0-15位左移。左移时，输出的最低有效位（LSB）为0，最高有效位（MSB）根据状态寄存器ST1的SXM位（符号扩展方式）的值来决定是否进行符号扩展。当SXM＝1时，则高位进行符号扩展；当SXM＝0时，则高位填0。 移位的次数由包含在指令中的常量或临时寄存器（TREG）中的值来指定。 3.1.2 乘法器 16×16位的硬件乘法器，单个机器周期内产生一个32位的有符号或无符号乘积。 除了执行无符号乘法指令（MPYU）外，所有的乘法指令均执行有符号的乘法操作，即相乘的两个数都作为二进制的补码数，而运算结果为一个32位的二进制的补码数。 乘法器接收的两个乘数，一个来自16位的临时寄存器（TREG），另一个通过数据读总线（DRDB）取自数据存储器，或通过程序读总线（PRDB）取自程序 存储器。 两个输入值相乘后，32位的乘积结果保存