- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
极品计算机组课件,想要就要付出,非常给力
Bus organization Busses were invented in order to simplify the organization and flow of data within computer systems Busses allow many devices to connect to the the same data path Allow for efficient exchange of data between devices Question: How do I connect outputs together and not get a short circuit? Bus organization Answer: All logic devices that connect to a bus are actually divided into two parts: Logic functional block and bus interface unit 8-bit Data Bus Tristate bus organization With a tristated bus, outputs can be connected directly to the bus, but the chip select signals must be controlled through appropriate addressing 总线的物理实现 总线分类 片内总线:指芯片内部的总线 系统总线:计算机各部件之间的信息传输线,其包括: 数据总线:双向与机器字长、存储字长有关 地址总线:单向与存储地址、 I/O地址有关 控制总线:有出、有入 外总线:计算机系统之间互连的通信总线 依传输方式分为,串行、并行通信总线 总线特性 机械特性:指尺寸、形状、管脚数及排列顺序 电气特性:指传输方向及有效电平范围 功能特性:每根传输线的功能 时间特性:指信号的时序关系 总线的性能指标 总线宽度:指数据线的根数 标准传输率:指每秒传输的最大字节数 时钟同步/异步:分同步、不同步 总线复用:指地址线与数据线复用 信号线:地址线、数据线和控制线的总和 总线控制方式:并发、仲裁、计数 其他指标:如负载能力 单总线结构 双总线结构 双总线结构 * 课件制作:华中科技大学武昌分校计算机与电子系 顾 兵 第*页 * 课件制作:华中科技大学武昌分校计算机与电子系 顾 兵 第*页 1 AND Gate 1 1 1 (5V) 1 AND Gate 2 0 0 (0V) BUS Short circuit ( bus contention) Actual result will be an indeterminate logic level Input Logic Function Bus control Close the switch output connected Open the switch output disconnected Bus Interface BUS DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 CE DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Connection Symbol Actual Logic inputs Bus Interface D0 D31 32-bit register D0 D31 32-bit register D0 D31 32-bit register D0 D31 32-bit register Data Bus D0..D31 CS0 CS1 CS2 CS3 2:4 Address Decoder A0 A1 CPU 插板 主存 插板 I/O 插板 BUS 主板 ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB 模块 系统 总 线 标 准 总线标准 系统 模块 标 准 界 面 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0) 普通无屏蔽双绞线 带屏蔽双绞线 最高 串行接口 总线标准 USB 数据终端设备(计算机)和数据通信设备(调制解调器)之间的标准接口 串行通信 总线标准 RS-232 266 MBps 533 MBps 66.7 MHz(独立) 133 MHz(独立) 32
您可能关注的文档
最近下载
- 横河涡街流量计第10版DY中文说明书.pdf VIP
- 混凝土挡土墙施工方案..doc VIP
- 六年级梦想之星英语初赛试卷含答案.doc VIP
- 智慧养老机构运营与管理:智慧养老机构健康服务管理PPT教学课件.pptx VIP
- 语文练习部分六年级第一学期(答案).pdf VIP
- 新22G02 钢筋混凝土结构构造 .docx VIP
- 《应急管理》ppt课件.pptx VIP
- 智慧养老机构运营与管理:智慧养老机构生活和快乐服务PPT教学课件.pptx VIP
- 商务部对外贸易司-汽车行业:2022中国二手车出口国别指南.docx VIP
- 智慧养老机构运营与管理:智慧养老机构出入院管理PPT教学课件.pptx VIP
文档评论(0)