02实验二 中规模组合逻辑电路的设计11.pptVIP

实验二 中规模组合逻辑电路的分析和设计（一） 指导教师:孔洁 实验二 中规模组合逻辑电路的分析和设计（一） 1、熟悉中规模全加器的结构及逻辑功能 2、掌握用四位二进制全加器进行逻辑函数的设计 3、熟悉中规模集成编码器的种类和逻辑功能 实验二 中规模组合逻辑电路的分析和设计（一） 全加器即把加数 被加数和低位数的进位信号相加,并根据求和结果给出该位的进位信号 2.半加器的功能:用来完成两个一位二进制数求和的逻辑电路.它只考虑本位数的相加,而不考虑低位的进位. 快速进位全加器:74ls283集成器件是采用快速进位的四位二进制全加器. 实验原理 实验二 中规模组合逻辑电路的分析和设计（一） A 0010 0111 1011 1101 1110 B 1010 0100 0011 0001 1001 Ci + 1 + 1 + 0 + 0 + 0 ∑S Co 实验内容及步骤 BCD码+0011=余3码 8421BCD码与余3码之间的关系 备注习题六 对于 ，可以表示为补码运算式： , B的反码可以用异或门来实现。这样“A”可以直接输入到一组四位