SoC设计11-低功耗.ppt

门控时钟的可测性设计 测试模式下门控时钟单元被旁路 门控时钟的时钟树设计 在时钟树的根处停GCLK 门级优化技术 毛刺的消除 逻辑级优化 物理级优化 控制输入向量 门级优化技术——毛刺的消除 这里的毛刺是指由于电路中信号的传输延迟引起的不必要的翻转，它的存在会引起很大的动态功耗 消除毛刺前的电路 消除毛刺后的电路 门级优化技术——逻辑级优化 调整门的大小 引脚的重分配 重排序操作 重新映射 门级优化技术——物理级优化 物理级优化主要通过减少翻转和减少负载电容来降低系统的功耗 物理级优化主要有以下几种方法： 使用低功耗的库 设计低功耗的布局规划 基于功耗优化的布局规划 通过布局布线来减少毛刺 在优化布局的时候调整缓冲器和连线的大小 调整晶体管的大小减少负载电容 门级优化技术——控制输入向量 不同的输入向量条件下漏电流差别 门级优化技术——控制输入向量 控制输入向量的方法 SoC设计方法与实现 低功耗设计 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析和工具 低功耗设计趋势 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析和工具 低功耗设计趋势 为什么需要低功耗设计 便携式设备——电池寿命 桌面系统——高功耗 高功耗对系统的影响 系统可靠性 系统性能 系统生产及封装成本 系统散热成本 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析和工具 低功耗设计趋势 功耗的类型 负载电容充放电时引起的功耗，称为动态功耗 翻转功耗是数字电路要完成功能计算所必须消耗的功耗，称为有效功耗 短路功耗是由于CMOS在翻转过程中PMOS管和NMOS管同时导通时消耗的功耗，称为无效功耗 漏电流引起的功耗，称为静态功耗 动态功耗——翻转功耗 CMOS电路中的动态电流 动态功耗——短路功耗 CMOS电路中的短路电流 静态功耗 在CMOS电路中静态功耗主要是由漏电流引起的功耗。漏电流主要由以下几部分组成： PN结反向电流I1（PN-junction Reverse Current） 源极和漏极之间的亚阈值漏电流I2（Sub-threshold Current） 栅极漏电流，包括栅极和漏极之间的感应漏电流I3（Gate Induced Drain Leakage） 栅极和衬底之间的隧道漏电流I4（Gate Tunneling） 漏电流 CMOS工艺的发展与功耗的变化 TSMC和BPTM的工艺下晶体管的各种参数 CMOS工艺的发展与功耗的变化 在不同工艺下的MOS管漏电流的组成 CMOS工艺的发展与功耗的变化 不同电压、不同工艺、不同频率及不同晶体管数目下CMOS电路的功耗实例（源自Intel） SoC中的主要功耗 两个典型的SoC系统中的功耗组成 SoC中的主要功耗 ARM946-S中系统功耗的组成部分 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析和工具 低功耗设计趋势 低功耗反馈的前向设计方法 各层次优化方法及优化效果 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析和工具 低功耗设计趋势 工艺优化 多阈值工艺（Multi-Vt Design）方法 电源门控（Power Gating）方法 工艺优化——多阈值工艺 阈值与漏电流的关系 工艺优化——多阈值工艺 一种使用多阈值工艺的设计流程 工艺优化——电源门控方法 电源闸门方法 电压优化 体偏置（Body Bias） 多电压（Multi-Voltage Scaling） 电压优化——体偏置 用于体偏置的三阱结构MOS管 电压优化——多电压 多电压设计 门控时钟技术 预计算 门控时钟 门控时钟技术——预计算 预计算是指通过判断输入向量在满足一些特定条件时将输入释放或屏蔽 简单的停时钟电路 门控时钟技术——门控时钟 门控时钟即用逻辑门电路控制模块时钟的停或开 简单停时钟电路 简单的门控电路产生时钟毛刺 门控时钟技术——门控时钟 使用锁存器停时钟 带锁存器的停时钟单元工作波形图 门控时钟的RTL代码 always @ (CLK or CLK_EN) if (!CLK) CLK_TEMP = CLK_EN； assign GCLK = CLK CLK_TEMP； SoC设计方法与实现