第6章 淀积课件.pptVIP

6.4.4 等离子体辅助CVD 同步淀积和刻蚀 HDPCVD工艺使用同步淀积和刻蚀作用，它是用介质材料填充高深宽比的间隙并且无空洞形成的基础（见右图）。这称为淀积刻蚀比（D:E），对HDPCVD来说典型的值为3：1。这个比值的意思是，淀积的速率（例如淀积材料的速率）是刻蚀速率的三倍。增加该比值会增加淀积速率从而提高硅片产量，但如果比值过高，就会由于间隙没有完全填充而形成空洞。 6.4.4 等离子体辅助CVD 同步淀积-刻蚀的表面反应包括五步，前三步是主要的机制： 1.离子诱导淀积：指离子被拖出等离子体并淀积形成间隙填充的现象。其通过反应离子的动能打破表面的键形成反应区。 2.溅射刻蚀：具备一定能量的Ar和因为硅片偏置被吸引到表面的反应离子轰击表面并刻蚀（移走）原子。 3.再次淀积：原子从间隙的底部被剥离，通常会再次淀积到侧壁上。这对于间隙侧壁和底部厚度的一致性来说很重要。 4.热中性CVD：这对热能驱动的一些淀积反应有很小的贡献； 5.反射：离子反射出侧壁，然后淀积是另一种很小的贡献。 6.4.4 等离子体辅助CVD 同步淀积和刻蚀是等离子体方向性的有利的副产物，这个方向性是在HDPCVD反应里O2和Ar混合气体产生的。对于用SiH4和O2反应淀积SiO2来说，Ar的作用是通过溅射作用移除淀积物质。影响淀积-刻蚀速率比的因素包括：O2和Ar比值、反应腔压强、离子能量和硅片上的RF偏置。低压对于减少平均自由程很重要，平均自由程的减少意味着减少碰撞并使等离子体获得好的方向性。对于在HDPCVD中可接受的淀积速率和硅片产量，需要有高的气流速率。在下图中，硅片直接位于高速涡轮泵的出口处。 6.4.4 等离子体辅助CVD 在实际应用中，HDPCVD有时作为三步介质填充间隙的第一步。高深宽比（大于3：1）的间隙用HDPCVD填充，然后进行常规密度PECVD淀积一层“盖膜”（见下图），这层“盖膜”经过CMP进行平坦化。平坦化可以在金属导线上获得光滑且厚度均匀的介质层。 6.5 外延 外延就是在单晶衬底上沿原来晶向向外延伸生长一薄层单晶层。新淀积的这层称为外延层、外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层掺杂厚度、浓度、轮廓，而这些因素是与硅片衬底无关的。这种控制可以通过外延生长过程中的掺杂来实现。外延层还可以减少CMOS器件中的闩锁效应。IC制造中最普通的外延反应是高温CVD系统。 在一些正处于研究阶段的应用中，外延能达到制造未来高性能IC的要求。例如用来获得低的接触电阻的抬高的源漏结构（S/D）。通过在器件的源端、漏端和栅区域淀积外延硅可以形成抬高的源漏结构。这能有效地增加源漏的表面积因此降低薄层电阻（类似于相同材料下直径大的导线比直径小的导线电阻小）。这些淀积物能减小接触电阻。抬高的源漏结构正处于研究中，并将应用于0.15um技术节点。 6.5 外延 在外延淀积过程中，可能发生不希望的掺杂不均匀现象。因为轻掺杂外延层通常生长在重掺杂衬底上，外延层会发生自掺杂现象。这种现象发生在掺杂杂质从衬底蒸发，或者是由于淀积过程中氯对硅片表面的腐蚀而自发进行。这些杂质进入气流并导致不希望的外延掺杂。作为外延层生长，来自硅片的杂质很少，气流中的杂质达到一个恒定的水平。另外的不规则掺杂形式是衬底作为掺杂杂质源扩散到外延层。这成为外扩散。自掺杂和外扩散都能影响杂质在衬底和外延层之间形成过渡，导致杂质分布不如预想的那样陡。 如果膜和衬底的材料相同（例如硅衬底上长硅膜），这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况（例如硅衬底上长氧化铝）较少，称为异质外延。 6.5.1 外延生长的方法 外延硅通常采用CVD淀积系统。外延生长前，必须清除硅片表面的自然氧化层、残余的有机杂质和金属杂质以获得完美的表面。在外延淀积过程中，气体反应产生的原子撞击到硅片表面并移动直至在适当位置与硅片表面的原子键合。这种方式使外延层和衬底有相同的结晶方式。 外延反应可用的气体源包括SiCl4、SiH2Cl2（DCS）、SiHCl3（TCS）。淀积温度为1050～1250℃。几乎所有的硅外延都采用了SiHxCl4-x（x＝1，2，3）以及氢气。如果反应源气体中氯（Cl）的含量较少，那么反应的温度可以适当降低。外延硅一般不采用SiH4，因为反应中硅淀积在热的硅片表面时，会形成多余的颗粒。 可以采用多种方法在硅片表面生长单晶层，包括固相、液相、气相以及分子束外延。在IC制造中一般采用以下三种外延方法： 气相外延（VPE） 金属有机CVD（MOCVD）