数字电子技术(第4版)第10章可编程逻辑器件.PPTVIP

(二) isp1016 的结构与模块功能 　　由两个宏块、一个全局布线区和一个时钟分配网络组成。 　　每个宏块中含8个通用逻辑块（GLB）、一个输出布线区、一个输入总线和18个引脚。 全局布线区(又称集总布线区，即 Global Routing Pool，简称 GRP)，是可编程连线网络，通过它将芯片内各逻辑块和输入信号 相互连接。 宏块的结构图 宏块主要由 8 个通用逻辑块 GLB 、一个输出布线区ORP、一个 16 位数据输入总线、2个直接输入端（IN0、IN1）和 16 个 I / O 单元组成 。此外还有一个输出使能控制的乘积项OE，图中未画出。 宏块的结构（megablock） 　　通用逻辑块(即 Generic Logic Block，简称 GLB)， 是 ISP-PLD 芯片内部的基本逻辑单元，是最关键的部 件，系统的逻辑功能主要由它来实现。 GLB 的 结 构 框 图 与 阵列 控 制 逻 辑 乘积项 共享阵列 来自GRP的输入 乘积项 复位时钟 直接 输入 输出到 GRP、ORP 或 I/O 四输出 逻辑宏单元 2 16 20 4 4 　　一个 GLB 的功能相当于半个 GAL16V8 的功能，但比 GAL 更强。 宏块的结构（megablock） 　　通用逻辑块(即 Generic