- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电工电子技术(任务驱动型) 教学课件 汤伟芳 电工电子技术--数电部分
任务1 基本逻辑电路设计与装调 ;1.掌握基本逻辑集成电路的识别与检测;任务提出;;相关知识;(2)二进制
1)由0、1两个数码组成,基数是2。
2)进位规则——“逢二进一”。
3)各位的权是“2”的幂。
【例1-2】;(4)十六进制
1)由0~9,A(10),B(11),C(12),D(13),E(14),F(15)十六个数码 组成,基数是16。
2)进位规则——“逢十六进一”。
3)各位的权是“16”的幂。
【例1-4】 ;2)十进制整数转换成二进制数
十进制整数转换成二进制数要用“除2取余法”。
【例1-6】将175转换为二进制数。;3)二进制整数与十六进制整数的相互转换
由于十六进制的16个数码正好对应于4位二进制数的16种不同组合,所以
二进制数码与十六进制数码之间有简单的对应关系。;2.码制
;(1)8421BCD码。
BCD码是用4位二进制数来表示1位十进制数。8421BCD码各位的权分别是8,4,2,1。;二、逻辑电路与逻辑函数;2.逻辑函数与逻辑变???;三、逻辑门电路基础; ;(3) 非逻辑与非门符号;2.复合逻辑门;(2) 或非门;(3) 与或非门;(4) 异或门;四、逻辑代数和逻辑函数化简;;五、常用逻辑集成电路的识别及检测;[方法2] 若集成电路无缺口、凹坑或色点对应的引脚为1脚,逆时针依次为2、3、4……;2.集成电路功能检测;(2)操作步骤;(3) 74LS08与门和74LS32或门逻辑测功能测试表;3.本任务所用集成块结构简介
(1)74LS00----4-二输入与非门,它内部有四个与非门,每个与非门有两个输入端、一个输出端。内部结构如图3-1-13
(2)74LS20---2-四输入与非门,它内部有两个与非门,每个与非门有四个输入端、一个输出端。内部结构如图3-1-13;任务实施;二、电路设计
用74LS00和74LS20集成块设计一个三人表决器电路
1.三人表决器的真值表如下
;三、电路装调;表3-1-11 三人表决器电路功能检测记录; 4)另外就是测试仪器的插孔是否有松动。指示灯是否损坏。
5)指示灯不亮可以用万用表直流电压档测输出端Y,如果没有高电平,输出就查电路,如果有高电平输出但指示灯不亮就查指示灯和指示灯电路。指示灯的检查也可用万用表的电阻档来测。
;1.组合逻辑集成电路的识别与常用芯片;任务提出;任务分析;相关知识;【例2-1】分析图2-1所示电路功能;2.组合逻辑电路的设计方法;(2)设计举例;二、集成组合逻辑器件;74LS147是十进制优先编码器。 是 9 个信号输入端,低电平输入有效;
;2.LED数码管;3.译码器(七段字形译码器)74LS47; ;4.电路工作原理;任务实施;1.关闭稳压电源开关,将 3 块集成块底座插入面包板。再插上集成块。
2.连接+5V电源。
3.用插接线连接74LS47的控制端。
4.按照信号流向从后级向前级逐级连接信号线,74LS147的输入端悬空。
5.用插接线将LED数码管的公共端接地。
6.由于信号输入端悬空,相当于输入十进制数码 0,所以接通稳压电源+5V后,数码管应显示“0”,如有异常,应立即断电检查线路。
7.用一根插接线分别将每个信号输入端接地,数码管显示相应数码字形。
8.用两根插接线将两个信号输入端接地,数码管显示优先级高的数码字形。;四、电路逻辑关系检测
1.当电路四个输入信号1、2、3、4(11、12、13、1)脚分别为低电平时,用示波器测试74LS147的四个输出信号A、B、C、D(9、7、6、14脚)的电平记录于表2-7,表中“1”表示高电平,“0”表示低电平。
2.用同样的方法测试译码器74LS47的七个输出端a-g的电平并记录于表2-8中,观察数码管七个输入端a-g电平的高低与数码管相应各段的亮灭有什么关系写在小结里。;1. 时序逻辑电路的基本概念;任务提出;任务分析;相关知识;二、基本RS触发器
1. 电路组成 ;【例3-1】若基本RS触发器的输入信号波形如下图所示,试绘出输出端与之对应的波形,假定触发器的初始状态Q?=?0。;三、集成JK触发器;2.真值表;【例3-2】已知加到CP脉冲下降沿触发的JK触发器上的信号波形,试绘出Q端与之对应的波形,假定触发器的初始状态Q = 0。;2.D触发器功能分析;2)D?=?1时,N5门的输出A?=?0,N6门的输出B?=?1,则R?=?1,S?=?0,使D触发器的输出信号Q?=?1,D触发器置1。此时S?=?0反馈到N3门,保证了N3门的输出R?=?1,防止出现触发器输出信号Q?=?0的情况,故将该反馈线称为置0阻塞线③。与此同时,S?=?0反馈到N6门,保证N6门输出B?=?1,因
原创力文档


文档评论(0)