VLIW处理器循环指令缓冲器设计和实现.docVIP

VLIW处理器循环指令缓冲器设计和实现 　　摘 要：数字信号处理软件中循环程序在执行时间上占有很大比例，用指令缓冲器暂存循环代码可以减少程序存储器的访问次数，提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器，该缓冲器能够缓存循环程序指令，并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次，大大减少了访存次数。在循环指令运行期间，缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明，使用了循环缓冲后，取指流水线空闲率可达90%以上，处理器整体性能提高10%左右，而循环缓冲的硬件面积开销大约占取指流水线的9%。 　　关键词：超长指令字处理器；循环程序；循环缓冲器；软件流水 　　0 引言 　　数字信号处理的程序代码中往往存在大量的循环。据统计在一些多媒体应用中消耗在循环代码上的执行时间可以占到总时间的70%以上[1]。代码执行过程中存在的大量循环对其执行效率带来了很大影响：一方面循环执行过程中存在大量的分支操作，对指令级并行性的开发提出了更高的要求；另一方面增加了对指令存储的访问次数，对于嵌入式应用而言不仅增加了访存的延迟，更增大了访存功耗。针对前者，可以采用静态或动态的方式检测以增强循环代码的并行性[2]；而通过在处理器中增加循环指令缓存硬件降低指令访存的时间与功耗，也为后者的解决提供了有力的支持[3]。 　　其中静态调度主要是通过编译器重组循环代码来提高循环指令的并行度。循环代码的指令级并行开发主要表现为两种形式： 　　一种是针对单次循环迭代进行优化，以降低每次执行循环指令所消耗的时间，典型代表为路径调度技术[4-5]；另一种是增加循环间的并行性，使得多个循环迭代的指令可以重叠地执行，以降低整个循环执行所需的时间，典型的调度技术有循环展开[1]和软件流水[6]。 　　与循环展开相比，软件流水调度对循环间指令级并行性的开发更为出色，同时对代码体积增长的控制也更优。软件流水调度大大增加了处理器内部寄存器的需求量，旋转寄存器文件[7]和寄存器队列[8]可以动态调度软件流水过程中的寄存器使用，如TI TMS320C6000系列超长指令字（Very Long Instruction Word， VLIW）结构的处理器选择利用执行部件流水栈作为额外的物理寄存器[9]，大大扩展了实际执行过程中可供使用的寄存器数量。 　　循环的动态调度方案主要是通过在处理器中增加循环指令缓存硬件降低指令访存的时间与能量消耗。循环缓冲的主要结构是一个拥有特定映射方式的指令缓存，用于存储部分或全部循环指令[10]。循环缓冲的设计可以根据不同的目标体系结构进行结构和功能的优化，Jayapala等[11]将循环缓冲进行分簇设计，进一步优化循环缓冲的性能；Merten等[12]提出了一种适用于VLIW体系结构的循环缓冲，该缓冲可以支持循环指令的软件流水调度。 　　由于循环代码在程序中普遍存在，所以开发循环代码中的并行性是提高处理器性能的一个重要因素。但是，循环代码之间的相关性和分支指令的存在导致其执行的并行度不高。用循环展开的方法可以并行执行循环的多次迭代，提高代码执行并行度，但这会带来代码空间的急剧膨胀，并要求软件对重复的代码进行寄存器重命名；而采用软件流水的办法可以在提高并行性的情况下避免代码膨胀。 　　软件流水在程序中采用类似于硬件的流水部件，把循环体内的代码划分为不同的“站”，不同迭代体内站与站之间的操作相互重叠。这种在编译的层次调度循环的多个迭代重复执行的技术，是一种对循环采用模调度的处理方式，它允许在循环的一次迭代执行完之前执行循环的下一次迭代，其重叠操作提高了指令执行的并行度。 　　采用软件流水的方式来处理循环程序带来了另一个问题。在用软件流水的方式执行循环程序时，需要在短时间内多次访问程序存储器，这样就加大了存储访问延迟对处理器性能提高的影响。因此，需要将软件流水硬件化，在指令流水线中设计一个可以用来存储循环程序的缓存，以减少访存次数，提高性能。 　　功耗已经成为微处理器设计的主要设计约束[13-15]，笔者在前期的研究工作中设计了一款软件流水循环缓冲[16]可以将循环代码存储在缓冲器中，循环程序只需要从程序存储器中取一次，运行期间代码由循环缓冲供给，减少了程序存储器的访问。 　　在前期工作的基础上，本文利用循环缓冲的特点对取指流水线进行低功耗优化设计。循环程序运行期间，可以给程序存储器发出信号，使其进入睡眠状态；循环结束后，再发出唤醒信号使其正常工作。循环缓冲和程序存储器配合工作，可以实现低功耗取指流水线，从而降低整个处理器的功耗。 　　1 VLIW处理器循环指令缓冲功能与架构 　　1.1 软件流水循环缓冲机制 　　软件流水是一种指令