第2章(80x86微处理器).pptVIP

8086CPU复位后寄存器的初值 寄存器 初始状态 寄存器 初始状态 状态标志寄存器 清0 IP 0000H CS FFFFH DS 0000H SS 0000H ES 0000H 指令队列寄存器 清空 其他寄存器 0000H 8086CPU复位时引脚状态 具有三态的输出线： 高阻态 不具有三态的输出线： 置为无效 第2章作业 P72~73 1. 选择题 （1）~（4），（6）~（8） 2. 填空题 3. 简答题 （3），（6），（7） * * * * * * * * * * * * 存储器分区 存储器的地图表示 3EH 24H 45H 7FH 低地址 高地址 若按字节存储，值为 3EH、24H、45H、7FH 若按字存储，值为 243EH、7F45H 若按双字存储，值为 7F45243EH 注：低字节在在低地址；高字节在在高地址 存储器分区 8086CPU的1MB存储器，被分成了奇区和 偶区。（物理组织上） 逻辑结构上还是按字节地址顺序排列。 存储器分区 存储器的规则存放与非规则存放 规则存放（规则字，偶字） 非规则存放（非规则字，奇字） 从偶数地址单元开始存放字，即地址线 A0 = 0 时。 从奇数地址单元开始存放字，即地址 线 A0 = 1时。 注：字节数据存放无规则、非规则之分 存储器分区 存储器的奇区、偶区 地址 内容 内容 地址 00000H 00001H 00002H 00003H FFFFEH 偶地址存储体 512K*8 bit A0＝0 奇地址存储体 512K*8 bit BHE＝0 FFFFFH D7 ~D0 D15 ~D8 D7 ~D0 奇地址存储体 SEL A18 ~ A0 D7 ~D0 偶地址存储体 SEL A18 ~ A0 A19 ~A1 BHE A0 存储器地址空间分配 存储体与总线的连接 存储器分区 片选信号/BHE、A0对数据传送的作用 /BHE A0 数据传送 0 0 奇区、偶区片选有效，D0 ~ D15 数据传送 0 1 奇区有效、偶区无效，D8 ~ D15数据传送 1 0 奇区无效、偶区有效，D0~ D7数据传送 1 1 奇区无效、偶区无效，无数据传送 A0和 BHE 的组合与8086操作的关系 D7 ~D0 D15 ~D8 D7 ~D0 奇地址存储体 SEL A18 ~ A0 D7 ~D0 偶地址存储体 SEL A18 ~ A0 BHE A0 A19 ~A1 存储器分区总结 对偶字节、奇字节和偶字（规则字）的访问可在一个总线周期内完成，而奇字（非规则字）的访问需要两个总线周期。 分区目的：通过奇区和偶区选通信号的配合， 使CPU可以方便地访问一个字节或同时访问两个存储体中的一个字。 I/O 端口组织方式 统一编址方式 分别编址方式 优点：不需要存储器、I/O 选择控制线及专用I/O指令 缺点：端口占用了存储器的地址空间，存储器容量减小 优点：存储器、I/O 分别寻址，扩展了寻址空间 缺点：需要存储器单元、I/O 端口选择控制线及专用I/O指令 —— MEM、I/O 共用寻址空间 —— MEM、I/O分别有寻址空间 8086 CPU 对I/O 端口的组织 分别编址方式 存储器、I/O 端口选择控制线 I/O 端口输入/输出指令 存储器单元读/写指令 I/O 端口地址寻址范围：0~0FFFFH，64KB —— M//IO —— IN、OUT —— MOV 8086 CPU 的总线周期 总线周期的定义 总线周期的组成 CPU 访问（读或写）一次存储器或 I/O 端口 所需要时间，称为一个总线周期。 由多个时钟周期组成。 注：不同 CPU 的总线周期不同 8086 CPU 的总线周期 基本总线周期 扩展总线周期 由四个时钟周期构成 分别称为 —— T1、T2、T3、T4 等待周期 —— Tw 插入 T3、T4 之间，数量不限 由控制线 READY = L 控制 空闲周期 —— Ti 插入 T4 之后，数量不限 由控制线 /TEST = H 控制 五、8086