zyb-ch2-eda设计流程跟其工具.pptVIP

2.2 ASIC及其设计流程 2.2.2 一般ASIC设计的流程 2.3 常用EDA工具 常见的EDA工具 FPGAExpress：VHDL/Verilog综合软件，简单易用，但有人反映其对Verilog的支持不够强, Synopsys公司出品。 常见的EDA工具 NC-Verilog/NC-VHDL：很好的Verilog /VHDL仿真软件，其中NC-Verilog 的前身是著名的Verilog仿真软件Verilog-XL，Cadence公司出品。 具有知识产权的IP模块的使用是现代数字系统设计最有效方法之一。 IP模块一般是比较复杂的模块，如数字滤波器、总线接口、DSP、图像处理单元等。 这类模块设计工作量大，设计者重新设计时，往往需要在设计、仿真、优化，逻辑综合、测试等方面化费大量劳动。 各EDA公司均设有IP中心，在网上为设计者提供服务。 网络上已有丰富的各类IP出售，使设计者之间资源共享，加快产品设计，降低产品设计风险。 分为软IP、固IP和硬IP。 2.5 IP核 软IP 以HDL代码形式存在。 设计周期短，设计投入少。 不涉及物理实现，为后续设计留有空间，增大了IP的灵活性和适应性。 需要设计人员深入理解HDL代码，并将其转换成掩膜布局以产生合理的物理层设计结果。 在一定程度上使后续工序无法适应整体设计，需要一定程度的软IP修正，在性能上不可能获得全面