数字电路复习(兴湘)-(精品课件).pptVIP

* * * * * * * 阜师院数科院 * 例：试用8选1数据选择器74LS151产生逻辑函数 要求画出逻辑图。 解：假设选用D作数据输入A、B、C作地址输入，则上式可写为： =（M4＋M1）D+（M6+M3+M7）.1+M2D 由上式可见：D1=D4=D，D3=D6=D7=1，D2=D’, D0=D5=0 Y A2 A1 A0 F A B C 0 D0 D1 D2 D3 D4 D5 D6 D7 74151 D 1 * 阜师院数科院 * 数值比较器—具有比较两个数字大小功能的电路 比较两个二进制数的大小的规则和十进制数一样，自高而低逐位比较。 4位数值比较器逻辑符号： A3 A2 A1 A0 B3 B2 B1 B0 I（A B） I（A=B） I（AB） F（A B） F（ AB） F （A=B） 加法器—半加器、全加器（略 ） * 阜师院数科院 * 重点和难点 1、触发器的组成及动作特点 触发器必须满足以下三个条件： 1）必须具备两个稳态，用以记忆二值逻辑的两个特征值0和1。 2）状态要能预置，及触发器都具有置位复位控制端。 3）必须能在外部信号激励下进行状态的转换，例如，J-K、D等信号。这些信号的激励作用必须在时钟脉冲同步控制下进行。 显然，基本R-S触发器不在其列，这里指的是功能触发器，即具有时钟的触发器。 5 触发器 * 阜师院数科院 * R-S触发器 特性方程：Qn+1=S+RQn S?R=0（约束条件） 逻辑符号： Q S CP R Sd Rd Q S CP R Sd Rd 状态转换图： 0 1 10 01 ×0 0× SR 主从RS触发器存在多次翻转问题，且有约束条件。 * 阜师院数科院 * J-K触发器 特性方程：Qn+1=JQn+KQn Sd Rd Q J CP K Q J CP K Rd Sd 状态转换图： 0 1 1× ×1 ×0 0× JK 主从J-K触发器存在一次变化问题 * 阜师院数科院 * D触发器 特性方程：Qn+1=Qn Q D CP Sd Rd 逻辑符号 状态转换图： 0 1 1 0 1 0 * 阜师院数科院 * 例题：试按下图给出的输入波形，分别画出维持-阻塞D触发器、主从JK触发器和负边沿型JK触发器Q端的电压波形。设各触发器初态均为1。 输入波形图： 主从 边沿 CP J K Q Q CP D Q * 阜师院数科院 * 6 时序逻辑电路 重点和难点 1、基本概念 时序逻辑电路---电路在任何时刻建立的稳定的输出，不仅取决于该时刻电路的输入，还取决于电路过去输入所决定的状态。 时序逻辑电路的结构框图： 组合电路 存储电路 X1 Xi Z1 Zj Y1 Yr Q1 Qr Z=F1（X，Qn） Y=F2（X， Qn） Qn+1 =F3（Y， Qn） * 阜师院数科院 * 同步时序电路、异步时序电路 时序逻辑电路的分析与设计方法 分析的一般步骤： 1、根据电路写出驱动方程、输出方程； 2、将驱动方程代入触发器的状态方程，求出状态方程； 3、计算并画出状态转换图或时序图，说明电路逻辑功能。 * 阜师院数科院 * 例1：分析下图所示时序逻辑电路： 1、写出各触发器的驱动方程、状态方程和输出方程； 2、画出电路的状态转换表和状态转换图，说明电路的功能。 J0 K0 Q0 J1 K1 Q1 J2 K2 Q2 1 1 Z CP CP0 CP2 Q’2 Q’0 Q’1 CP1 000 001 010 111 /0 /0 /0 /1 Q2Q1 Q0 /z 状态转换图： * 阜师院数科院 * 解：驱动方程： J0= (Q2Q1)’ J1= Q0 J2= Q1 K0=1 K1= (Q2’ Q0’)’ K2= 1 状态方程: （Q*=JQ’+K’Q） Q0*=J0Q0’+K0’Q0= (Q2Q1)’ Q0’ Q1*=J1Q1’+K1’Q1= Q0 Q1’+ (Q2’ Q0’) Q1 Q2*=J2Q2’+K2’