姜书艳 数字逻辑设计及应用 13知识课件.pptVIP

Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践);A B F 0 0 0 0 1 0 1 0 0 1 1 1;开关的有效状态：闭合 灯的有效状态：亮;Decoders (译码器) Encoders (编码器) Multiplexers (多路复用器) Parity Circuits (奇偶校验) Comparators (比较器) Adders (加法器);6.4 Decoder（译码器）;The 74x139 Dual 2-to-4 Decoder(双2-4译码器74x139); 74x139 ;低位 高位;N0 N1 N2;Consider: How to make a 5-to-32 Decoder with 3-to-8 Decoder? (思考：用74x138设计 5-32 译码器) How many 74x138 chips to be used with 32 outputs? (32个输出需要多少片74x138 ？) Control that only one chip works in any time (控制任何时刻只有一片工作) —— Use the Enable Inputs (利用使能端);Consider: How to make a 5-to-32 Decoder with 3-to-8 Decoder? (思考：用74x138设计 5-32 译码器);补充：用译码器和逻辑门实现逻辑函数;用译码器和逻辑门实现逻辑函数;用译码器和逻辑门???现逻辑函数;= M1 · M2 · M4 · M5;BCD Decoder (二－十进制译码器);二-十进制译码器;6.4.8 Seven-Segment Decoders(七段显示译码器);*;Multiple-Output Example: BCD to 7-Segment Converter;Input code: 4-bit BCD [ 输入信号：BCD码（用A3A2A1A0表示）] Output Code: Seven-Segment Code [ 输出：七段码（的驱动信号）a ~ g ] 1 表示亮(On)，0 表示灭(Off);七段显示译码器的真值表;Karnaugh Maps for BCD-Seven-Segment Decoder (BCD - 七段显示译码器的卡诺图);Yc = A3A2 + A2A1A0;Ye = A2A1 + A0;Yg = A3A2A1 + A2A1A0;回顾：组合电路的综合;第六章 作业（四版）;第五章 作业;用译码器和逻辑门实现逻辑函数