项目需求说明书-三.docVIP

无锡市高技能人才公共实训管理服务中心 IC设计及传感技术应用实训设备 项目需求说明书 第一章、投标人条件：???????????? 经国家工商行政管理机关注册的企业法人； 能够提供Xilinx（赛灵思）大学计划授权书。 第二章、完工期和付款方式 完工期：合同生效后15日历天内安装调试完毕。 付款方式：本项目所有设备运抵安装现场并安装调试完毕，验收合格后，办理移交手续，支付合同金额的70%；审计结束后支付审计金额的20%（即：此时共支付总金额的90%）；在一年内（时间以验收合格日期起算），设备使用正常且无质量问题，支付剩余金额的10%。 第三章：项目技术要求和有关说明 一、项目概述 本项目采购内容为无锡市高技能人才公共实训管理服务中心委托的IC设计及传感技术应用实训设备，具体设备及指标要求如下： 第一类 教学实验设备 Ⅰ 集成电路设计与应用平台系统 56套 Intel 酷睿2双核 及以上 DDR2 2G 及以上 200G 及以上 17英寸LCD 及以上 光电套件键鼠 集成显卡声卡 扩展串口、并口 支持54Mbps传输速率无线网卡 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具 支持商用串行（SPI）和并行（BPI）Flash 存储器与平台 Flash 利用并行 Flash 可实现多重启动功能 流水线和可级联 18 x 18 乘法器 增强型片上差分终端 密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。 可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。 可以实现 91 亿次的乘累加（MAC）运算。 高级接口可以支持 18 种不同的单端与差分 I/O 标准 可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和 RSDS 可编程输入延迟 - 用于消除 hold time violations Xilinx Spartan3E FPGA，系统门达到25万门 支持 DDR 存储器 支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容 支持 231 Kb 的分布式 Select RAM+? 存储器 支持 648 Kb 的嵌入式 Block RAM 可以支持常用的外部存储器接口 每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/寄存器，还须提供进位逻辑（可以实现数学和逻辑功能） 宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器 快速算法功能 - 单位 CLB 列有 2 个先行进位链 4个可级联16位可寻址移位寄存器 各 DCM 内的全数字锁相环（DLL） 每个器件的数字时钟管理器（DCM）多达8个 可以很灵活地产生 5 MHz 到 300 MHz 的频率 针对 0、90、180 或 270 度的精确相移控制 良好的增益控制（1/256时钟周期），用于时钟数据同步 精确的生成 50/50 的占空比 支持数字温度计开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持自动湿度控制器教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持运动控制开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持无线通讯开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、System Generator进行设计开发 支持网络接口开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持语音质量调整开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持视频显示开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持交通灯模型开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持数字时钟开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持CRC校验开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 支持步进电机控制教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 Ⅱ 嵌入式系统开发综合开发平台系统 21套 Intel 酷睿2双核 及以上 DDR2 2G 及以上 200G 及以上 17