核心路由器转发的体系演进的研究.docVIP

核心路由器转发的体系演进的研究 　　[摘要]转发体系是核心路由器的关键模块，承担报文转发和网络层协议实现的功能。本文研究路由器转发体系的发展演化，通过研究基于CPU、ASIC、FPGA和NP等技术的转发体系，详细分析了各种转发体系的特点，为路由器结构设计和实现提供参考。 　　[关键词]路由转发体系 ASIC转发 NP FPGA TCAM 　　中图分类号：TN8 文献标识码：A 文章编号：1671－7597（2008）0510010－01 　　 　　一、前言 　　 　　随着互联网和宽带业务的迅速发展，骨干网络已经建成了以10GPOS链路为主流的万兆骨干网络，并且正在向40100万兆链路的网络演进。路由器作为构筑高带宽、高性能骨干网络的关键设备，典型结构采用了分布式转发处理和无阻塞交换技术[1]。转发处理技术是影响网络性能和成本最重要部件，目前形成了以ASIC和NP[2]为主的几种体系，不同体系对于网络性能和成本的影响非常大。设计选择有针对性的技术体系，对于提升网络应用价值和性价比意义重大。本文旨在通过讨论和研究核心路由器转发体系的演进，为路由器结构设计和研究提供方向参考。 　　 　　二、基于CPU的转发和ASIC技术体系 　　 　　在路由器发展的上个世纪80年末到90年代，网络上路由器和三层交换机皆采用CPU作为核心转发硬件。通过通用CPU作为转发平台具备高度灵活性的优势，其处理方式如下：报文进入路由器之后缓存并提取报头信息，经由CPU计算下一条并指挥转发。这种体系结构简单，随着CPU速度的提高处理能力可以达到400Kpps，转发时延控制在毫秒级别，通过软件升级实现对新业务和新功能的支持，总体在低速率情况下工作的很好。由于该方式的低成本和结构简单性，普遍被接入层路由器采用，目前许多低端路由器仍然使用这种结构设计，在对性能要求不高的场合提供尽可能大的灵活性。但伴随Internet网络转发能力需求不断提高，单单依靠CPU高度集中的方式处理已经远远不能满足大部分场景的需要。依照一个通用CPU的极限转发性能400Kpps左右计算，还做不到2个155MPOS接口线速转发。 　　伴随转发能力的需要，业界出现了ASIC技术体系。可以说，ASIC的出现，是为了解决路由转发瓶颈的问题。在此之前，依靠CPU来实现路由转发的路由器受制于CPU的处理能力，约每秒几十万个分组报文。而对于一条千兆或2.5G链路，小报文线速情况下需要的转发能力要求超过了每秒一百万报文[1]。在ASIC技术体系中，针对IP路由转发流程设计了专门的大规模集成电路，以硬件方式来实现数据包路由转发处理，极大地提高了转发性能。 　　对于应用于其他场景的ASIC平台来说，主要困难在于对新功能的快速灵活支持。首先，ASIC通常开发周期长，从设计到制造约12年的周期，ASIC开发和研制周期的限制，使得基于ASIC的转发体系或者板块难以快速实现新业务，基于ASIC的业务路由器通常推出的时间要稍晚正是这个原因。第二，基于ASIC体系的不同代芯片需要重新设计和生产，新功能增加速度较难满足，尤其对于相对独立芯片设计生产能力较低的设备厂商压力很大。 　　ASIC芯片规模成本最低，但由于ASIC开发周期长，在生产规模较为有限的情况下，设计成本不易有效控制，尤其对于短生命周期的路由器，其成本节约不一定能够体现。应当说明的是，ASIC方式的转发性能伴随科技的进步得到了不断的发展，能够适应更高带宽转发能力的需求，可以广泛使用到中低端路由器直到高端路由器的各个系列设备之中去，业界生产销售规模较大的厂商更乐于使用ASIC模式生产各种路由器。 　　为了平衡灵活性和高速交换的能力问题，克服ASIC对新功能支持速度的不足[3]，诸多厂家都在寻找新的转发技术，以便能够解决新业务快速支持的困难问题，NP和FPGA是其中的两种方式。 　　 　　三、基于NP的转发体系 　　 　　上世纪末，网络处理器（NP）开始规模应用[2]。NP技术相当于ASIC内部内嵌可编程单元，由于NP对业务作了相应的微码优化，所以其对特定业务的处理能力比传统的CPU有了很大的提升，单NP片可实现1Mpps的转发性能，可完成2.5G端口的线速转发能力。NP能够一定程度上集成ASIC硬件转发特性，同时通过设置众多并行运转的微码处理器，依靠微码编程，控制硬件转发和业务处理，提供新业务的部署能力。 　　对NP优点总结如下：第一，NP基本继承了ASIC性能，高性能网络处理器能够实现2.5G、10GG接口的线速转发。在转发性能方面，虽然网络处理器比起ASIC稍有差别，但其发展演化能够基本胜任高速链路线速转发能力。第二，NP能够便利开发支持丰富的业务能力，包括MPLS VPN、QoS、组播、安全、NAT等等，正式由于NP的