3第三章(第一节)(42).pptVIP

7） 主从J-K 触发器Master/slave J-K Flip-flop 在主从 S-R 触发器的使用过程中不允许S、R输入同时有效，这给应用带来不便。J-K 触发器利用输出Q及/Q不会同时为1或0这一特性，将输入J、K先分别同/Q及Q “相与” 后再输入到主触发器的S及R输入端，从而保证主触发器的S及R端不会同时有效，见图(a)。 1 QM /QM Q /Q J K CLK (a) 用S-R 锁存器构成的JK触发器 S Q C R Q S Q C R Q 数字逻辑 第三章 第一节 主从J-K触发器的特性： (c) 次态真值表 (d) 简化的次态真值表 次态方程 Q n＋1 =J ? Q + K ? Q J K C Q /Q d d 0 0 0 0 0 1 0 1 0 0 1 1 0 保持不变 保持不变 0 1 1 0 变反 （b）功能表 J K Q n＋1 0 0 0 1 1 0 1 1 Q 0 1 Q J K Q Q n＋1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1