数字逻辑第三章加法器.pptVIP

内容回顾 学习MSI组合逻辑器件的方法: 理解这一类器件的功能; 会读具体器件的功能表,理解输入、输出及控制端 的关系（包括使能端，地址控制端等） 掌握它的基本应用。 数据选择器(MUX) ：多路输入数据中选择一路输出。 它有n位地址输入、2n路数据输入、1路输出。 数据选择器的应用： 作数据选择，可实现多路信号分时传送；实现并—串转换；产生序列信号等。  实现组合逻辑函数。  * * 3.2 常用的中规模组合逻辑器件--加法器 ●定义：实现多位二进制数算术和运算的电路 ●一位加法器：半加器和全加器 一.基本概念 加法器 半加 — 两个一位二进制数相加，不考虑进位输入。 半加器 — 实现半加逻辑的电路。 全加 —加数、被加数和来自低位的进位数三者相加。 全加器 — 实现全加逻辑的电路。 半加器与全加器 1. 半加器 图 3 – 10 半加器框图 二.一位加法器 A，B —输入变量，表示两个一位二进制数。 S —输出变量，相加后的和数。 —输出变量，向高位的进位数。 半加器 写表达式 = A?B 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 S Ci+1 A B 列真值表 表3-20 半加器真值表 用异或门 逻辑符号 ? 画逻辑图 半加器 =1 S A B CO S A B HA S A B 惯用符号 图 3 – 11 半加器逻辑图 多位二进制数加法的例子 0 1 1 1 被加数 + ) 1 1 0 1 加 数 0 1 0 0 和 1 1 1 1 进位 全加器 2. 全加器 输入变量：A i，B i — A、B两个数的第 i 位。 C i — 来自低位的进位。 输出变量：S i — 本位数和。 C i+1 — 向相邻高位进位数。 全加器 图 3-12 全加器框图 Si=?m（1，2，4，7） Ci+1=?m（3，5，6，7） 全加器 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si C i+1 Ai Bi C i 列真值表 表3-21 全加器真值表 函数变换过程如下： 全加器 画逻辑图 用异或门实现 图 3 – 13 用异或门构成全加器 ? CO Si Ai Bi Ci Ci+1 CI 逻辑符号 FA Si Ai Bi Ci Ci+1 惯用符号 全加器 多位加法器 　　多位加法器按照各位数相加方式不同可分为串行加法器和并行加法器。 　　二进制并行加法器是一种能并行产生两个n位二进制数算术和的组合逻辑部件。 三 多位加法器 二进制并行加法器 图 3-14 并行加法器框图 　　串行进位并行加法器：由全加器级联构成，高位的进位输出依赖于低位的进位输入。框图如下图所示。 图3-15 四位串行进位并行加法器的结构框图 FA3 FA2 FA1 F4 F3 F2 F1 C0 C1 C2 C3 FC4 B1 A1 B2 A2 B3 A3 B4 A4 FA4 串行进位并行加法器 并行加法器按其进位方式的不同，可分为串行进位并行加法器和超前进位并行加法器两种类型。 　　如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时间 若能使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。那么就可以有所改进。 根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加