（毕业论文设计）-带隙基准源的设计（学术精品）.docVIP

中央民族大学本科生毕业论文(设计) PAGE \* MERGEFORMAT 14 PAGE \* MERGEFORMAT 0 TOC \o 1-3 \h \z \u 前 言 过去人们用的是反向击穿齐纳二极管来获得参考的基准电压源，但是对于电源电压在5V以下的电路设计并不合适。1971年，RobertWidlar 提出了一种带隙参考电压源技术。带隙基准源电路由于具有低温度系数，低电源电压以及可以与标准CMOS工艺兼容等优点获得了广泛的研究和应用。随着IC集成电路设计技术的发展，基准电压源已成为大规模、超大规模 HYPERLINK /product/searchfile/584.html \t _blank 集成电路和几乎所有数字模拟系统中不可缺少的基本 HYPERLINK /product/searchfile/1053.html \t _blank 电路模块。基准电源不仅应用于A/D，D/A模块中，而且应用于锁相环，分频器和其它需要基准源的模块。其应用范围非常广泛，基准源的稳定性和精确度直接影响整个锁相环中分频器的设计，即影响输出时钟的准确性和稳定性。 现今模拟市场CMOS占主要地位的动力是尺寸的不断缩小提高了MOSFET器件的速度。CMOS技术不断向先进工艺发展，从微米到深亚微米，目前已发展到纳米工艺技术阶段。晶成电路上集成的晶体管数量每18个月将增加一倍，性能将提高一倍，而价格却不相应的增加，这就是所谓的摩尔定律。据权威机构预测到2016年，器件的最小特征尺寸应在13nm[1]。纳米工艺所造芯片上管子密度大大增加，极大改善了芯片性能，但成本的提高使得一次性流片成功成为设计者的基本要求。在0.18um及以上的工艺中，电路设计规则简单，但是先进工艺，电路的设计规则便得复杂，在65nm和28nm工艺节点下情形便得更加复杂。随着尺寸的缩小，晶体管表现出与微米尺度工艺下不同的电学特性。纳米工艺的探索还处在基础研究阶段。本设计采用的是全定制设计。全定制设计的特点是针对每个元件进行电路参数和版图参数的优化，它采用自由的版图设计规则进行设计，以使每个元件及内连接安排的紧凑，合适[2]。本文所设计的28nm工艺的带隙基准源还是处在仿真的阶段，如果有流片后的测试结果,该文章将更加具有参考价值和研究价值。 一 带隙基准源的电路设计 （一）基本原理 这里是本设计根据双极型晶体管的基极-发射极即PN结二极管的Vbe的温度系数本身与温度有关的特性，将两个具有相反温度系数的量加以适当加权结果就会显示零温度系数。因为晶体管的正向电压Vbe具有负温度系数，而两个双极晶体管工作在不相等的电流密度下它们的基极发射极电压差值即△VBE与绝对温度成正比，所以用 HYPERLINK /product/searchfile/552.html \t _blank 晶体管基射结电压差△VBE的正温漂去补偿晶体管基射结电压VBE的负温漂来实现零温漂。 设计要求是在提供的电源电压为1.5V的条件下输出三路50uA的基准电流。设计的基本思路是利用与温度无关的电压来控制PMOS产生稳定的电流。 1.负温度系数电压的产生??? 双极晶体管的基极-发射极电压具有负温度系数，或者说PN结二极管的正向电压具有负温度系数。从文献可得到在给定温度T下的基极-发射极的电压温度系数： （1） （2） 从等式中可以看到它与本身的大小有关，当≈750mV，T=300°K时，温度系数约为-1.5mV/°K[3] 。 2.正温度系数电压的产生 ??? 当两个三极管工作在不同的电流密度下，它们的基极-发射极电压的差值与绝对温度成正比。如果两个同样的三极管(IS1=IS2)，偏置的集电极电流分别为nI0和I0，并忽略他们的基极电流，那么： （3） 式中：△VBE表现出正温度系数，而且此温度系数是与温度无关的常量。 带隙基准就是将负温度系数的电压与正温度系数的电压加权相加来抵消温度对输出电压的影响。 3.基准电压源的产生原理 如图晶体管Q2是由n个并列的晶体管单元组成，而Q1是一个晶体管单元。如果要求VO1和VO2相等，那么VBE1=RI+ VBE2,即RI= VBE1- VBE2=Vtln(n),如果合理设计晶体管的个数就可以把VO2作为温度无关的基准。 图 图 SEQ 原理图_ \* ARABIC 1 基准电压源原理 理论上,VREF的温度系数可以为零, 几乎不受电源电压变化的影响,有较好的电源抑制比。但是,实际电路设计中,由于运放的失调电压对VREF的影响,VBE与温度的非线性关系, 使得传统带隙基准没有理论上的那么出色[4]。 （二）核心基准电路的设计 设计原理图如下： 图 图 SEQ 原