通信原理及应用实验指导书 (1).docVIP

实验一 CPLD可编程数字信号发生器实验 一、实验目的 1．熟悉各种时钟信号的特点及波形 2．熟悉各种数字信号的特点及波形 二、实验电路的工作原理 （一）、CPLD可编程模块二电路的功能及电路组成 图1-1是CPLD可编程模块的电路图。 CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。它由CPLD可编程器件ALTERA公司的EPM7128 (或者是Xilinx公司的XC95108)、下载接口电路和一块晶振组成。晶振JZ101用来产生系统内的4.096MHz主时钟。本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实验，提高实际操作能力。 （二）、各种信号的功用及波形 1． 83脚输入4.096MHz时钟，方波。由JZ101产生的4.096MHz时钟，经R118，从83脚送入U101进行整形，然后进行分频输出。 2． 58脚，输出2.048MHz时钟，方波。 3． 56脚，输出1.024MHz时钟，方波。 4． 28脚，输出64KHz时钟，方波。 29脚，输出32KHz时钟，方波。 15脚，输出16KHz时钟，方波。 31脚，输出2KHz时钟，方波。 16脚，输出1KHz时钟，方波。 27脚，输出8 KHz的窄脉冲同