静态时序分析(Static Timing Aalysis)基础及应用.pdfVIP

静态时序分析（Static Timing Analysis）基础及应用 ◎陈麒旭 前言 在制程进入深次微米世代之后，芯片（IC）设计的高复杂度及系统单芯片（SOC） 设计方式兴起。此一趋势使得如何确保IC质量成为今日所有设计从业人员不得不面临 之重大课题。静态时序分析（Static Timing Analysis简称STA）经由完整的分析方式 判断IC是否能够在使用者的时序环境下正常工作，对确保IC质量之课题，提供一个不 错的解决方案。然而，对于许多 IC 设计者而言，STA 是个既熟悉却又陌生的名词。本 文将力求以简单叙述及图例说明的方式，对STA的基础概念及其在IC设计流程中的应 用做详尽的介绍。 什么是 STA？ STA的简单定义如下：套用特定的时序模型（Timing Model），针对特定电路分析 其是否违反设计者给定的时序限制（Timing Constraint）。以分析的方式区分，可分 为Path-Based及Block-Based两种。 先来看看Path-Based这种分析方式。如图一所示，信号从A点