65-第2章F240X系列DSP内部资源介绍知识讲稿.ppt

中断名称 优先级 能否被屏蔽？ 外围中断源模块 描述 XINT1 48 Y 外部中断逻辑 低优先级模式的外部引脚中断 XINT2 49 Y 外部中断逻辑 保留位 Y CPU 分析中断 TRAP N/A N/A CPU TRAP 指令 假中断向量 N/A N/A CPU 假中断向量 INT8-INT16 N/A N/A CPU 软件中断向量 INT20-INT31 N/A N/A CPU 3. 中断向量 为了让CPU能够区别这些引起中断的外设事件，在每个外设中断请求有效时都会产生一个唯一的外设中断向量。 外设中断向量装载到外设中断向量寄存器（PIVR）里面。 CPU应答外设中断时，从PIVR寄存器中读取相应中断的向量，并产生一个转到该中断服务程序入口的向量。 中断向量表 中断名称 优先级 CPU中断和向量地址 在PIRQRx和PIACKRx中的数位位置 外围中断向量（PIV） 能否被屏蔽？ 外围中断源模块 描述 Reset 1 RSN 0000h N/A N pin 看门狗 来自引脚的复位信号，看门狗溢出 保留位 2 - 0026h N/A N CPU 用于仿真 NMI 3 NMI 0024h N/A N 不可屏 蔽中断 不可屏蔽中断，只能是软件中断。 中断名称 优先级 CPU中断和向量地址 在PIRQRx和PIACKRx中的数位位置 外围中断向量（PIV） 能否被屏蔽？ 外