数字电路与逻辑设计周洪敏第5章-2.ppt

5.4 常用触发器 5.4.1 维阻DFF (a)逻辑图 Q D CP 阻0线 维1线 维0线 阻1线 b a (2) SD’=1 、RD’=1反馈到G5、G6的输入，则 a=D, b=D。 0 0 D CP=0期间： D D 输出保持原状态不变 (1) G3、G4被锁，输出均为1。 功能分析： CP上升沿到达时: 1 1 D D D D G3、G4开启， 使SD’= D 、RD’= D 因此： =D+DQn=D Q=D 通过维1线使Q=1不变。 通过阻0线使Q不变成0。 1 因此以后CP=1期间D的变化不影输出。 CP上升沿过后（设Q=1）： 0 1 0 1 1 1 0 通过维0线使Q=0不变。 通过阻1线使Q不变成1。 1 因此以后CP=1期间D的变化不影输出。 CP上升沿过后（设Q=0）： 1 1 0 0 1 1 1 0 1 图 5.4.1 维阻DFF 维阻D触发器功能表 表5.4.2 维阻DFF激励表 (4)波形图 Q 图 5.4.2 DFF的波形图 2.负边沿JKFF (a)逻辑图 (a)逻辑图 1 1 1 Q Q CP=1期间： =Qn 输出保持不变，且 (a)逻辑图 0 0 0 CP下降沿到达： G3、G4门被封锁，形成基本SRFF SD RD =JQn+ KQn (a)逻辑图 0 0 0 CP=0期