《2、F2812时钟与控制系统》-精选·课件.ppt

F2812的时钟及看门狗 时钟单元基本结构： F2812内部集成了振荡器、PLL、看门狗及工作模式选择等控制电路 P95 F2812芯片上设计了一个相位锁定模块(PLL)，这个模块将会提供整个芯片所需频率源。 PLL提供了4 位(PLLCR[3:0])的PLL倍率选择，共10种放大倍率，可动态改变CPU的频率。 C28x Osc / PLL 时钟模块 C28x Osc / PLL 时钟模块 时钟模块的两种模式： PLL未被禁止的情况下（旁路或使能），使用外部晶振给 2812 提供时钟信号，使用 X1/CLKIN 引脚和 X2 引脚； PLL 被禁止的情况下，旁路片内振荡器，由外部时钟源提供时钟信号，即将外部振荡器的信号输入到X1/XCLKN引脚，此时 X2引脚悬空。 C28x Osc / PLL 时钟模块 时钟输入信号 XCLKIN 和时钟模块输出信号CLKIN 之间的关系： C28x Osc / PLL 时钟模块 平常使用的是第 3 种方式，即 PLL 使能。通常采用 30M 的晶振来给 2812提供时基。当PLLCR 的DIV 位被设置成最大值，即1010 的时候，CPU 的时钟将达到 150MHZ，是2812所能支持的最大时钟频率。 C28x Osc / PLL 时钟模块 所有外围电路的频率都是由SYSCLKOUT经过除频而来，F2812将所有外围分成两类，分别是： 1.高速外围：包括事件管理模块(EVA，EVB)及ADC。 2.低速外围：包括SCI-A/B、SPI、McBSP。 HSPCLK：高速外围的频率，可经由HISPCP缓存器改变其频率。 LSPCLK：低速外围的频率，可经由LOSPCP缓存器改变其频率。  2812芯片内各种时钟信号的产生情况 时钟单元寄存器 P98 外设时钟控制寄存器PCLKCR @ 701Ch 外设时钟控制寄存器PCLKCR @ 701Ch 高速外设时钟预定标寄存器功能定义 HISPCP @ 701Ah 低速外设时钟预定标寄存器功能定义 LOSPCP @ 701Bh 看门狗定时器 2812 的看门狗电路有一个 8 位的看门狗加法计数器 WDCNTR，无论什么时候，如果 WDCNTR 计数到最大值时，看门狗模块就会产生一个输出脉冲，脉冲宽度为 512 个振荡器时钟宽度。 为了防止看门狗加法计数器WDCNTR溢出， 通常可以采用两种方法： 一种是禁止看门狗，即使得计数器WDCNTR无效； 另一种就是定期的“喂狗” ，通过软件向负责复位看门狗计数器的看门狗密钥寄存器（8 位的 WDKEY）周期性的写入 0x55+0xAA，紧跟着 0x55 写入 0xAA 能够清除WDCNTR。写任何其他的值都会使看门狗立即复位。 看门狗定时控制寄存器 WDCR @ 7029h 系统控制和状态寄存器SCSR @ 7022h 低功耗模式 PCLKCR(外围频率控制寄存器)是用来允许或禁能各个外围模块的时钟，当外围要使用时就必需将其时钟允许，如此一来外围才能使用，而若不需使用的外围，可以将其关掉，如此可以达到节省功率的作用。 PCLKCR寄存器 看门狗定时控制寄存器 WDCR @ 7029h WDFLAG WDDIS 7 6 5 4 3 2 1 0 WDCHK1 WDCHK0 WDPS2 WDPS1 WDPS0 WDCHK2 逻辑校验位 访问WDCR的写操作中，该位必须是101，否则拒绝访问并触发复位 WD 预定标设置位， 配置看门狗时钟WDCLK Watchdog 禁止位：1禁止看门狗，0使能看门狗 (只有当SCSR的WD OVERRIDE位为1时才能改变其值) reserved 15 - 8 WD 标志位 当看门狗使CPU复位时，该位置1 写1清除标志位 看门狗复位密钥寄存器 WDKEY @ 7025h 允许写入的数值: 55h – 在AAH之后的写入55使能计数器 AAh – 如果复位使能则计数器清零 写入其他任何值将复位CPU reserved D7 7 6 5 4 3 2 1 0 D6 D5 D4 D3 D2 D1 D0 15 - 8 WDKEY 写操作 操作 步骤 1 2 3 4 5 6 7 8 9 10 11 写到 WDKEY 的值 AAh AAh 55h 55h 55h AAh AAh 55h AAh 55h 23h Result No action No action WDCNTR使能，写一个写AA操作时复位 WDCNTR使能，写一个写AA操作时复位 WDCNTR使能，写一个写AA操作时复位 WDCNTR复位 No action WDCNTR使能，写一个写AA操作时复位 WDCNTR复位 WDCNTR使能，写一