计算机组成原理实验初析.docVIP

计算机组成原理实验初析 　　文章编号：1672-5913（2013）2179074-05 　　中图分类号：G642 　　摘要：根据国内外计算机硬件类实践课程教育的现状，分析传统计算机组成原理实验课程教学中的弊端，介绍南京大学计算机系对此门实验课的教学安排，从知识准备、具体实验内容设置和教学组织形式等方面，全面介绍计算机组成原理实验课程的内容和教学方式，并对教学效果进行总结。 　　关键词：计算机组成原理；CPU；FPGA；单周期；多周期 　　1 课程设计初衷 　　计算机组成原理是计算机专业重要的核心课程，在计算机专业的整个课程体系中起着承上启下的作用。熟练掌握计算机的结构和工作过程，不仅为计算机硬件的学习和研究打下基础，对从事软件工作的人也大有益处。 　　近年来，南京大学计算机系对国际一流大学计算机专业的相关课程进行了详尽的跟踪调研，调研结果表明，计算机组成原理实验课程设置一般都有两个不同的角度：一个是偏重软件的程序员角度，另一个是偏重硬件的硬件设计人员角度。偏重软件的实验课程一般是用高级语言和模拟器实现CPU，使学生能够更好地理解计算机底层的系统结构，提高程序编写和调试能力。偏重硬件的课程一般要求学生利用硬件描述语言，在FPGA上设计一个处理器系统。 　　国内传统的计算机组成原理实验的教学方式是做验证性实验，在固定的实验箱上，通过插拔一些连线，拨动部分开关和编制微程序等方式，和固定的硬件系统进行交互，从而了解计算机的内部结构。这一实验形式无法让学生深入理解计算机各个部件的具体硬件结构，也不能使学生很好地理解计算机底层的结构和系统软件之间的关系，更不能培养学生利用现代化的工具设计计算机硬件系统的能力。鉴于这些传统教学的弊端，国内部分高校在课程设置和教学内容上都开始借鉴国外一流大学计算机专业的做法，一部分高校已经率先利用EDA技术在FPGA上进行计算机单元部件的设计、并以系统搭建的形式来组织计算机组成原理的实验教学。南京大学计算机系从2007年开始了这一教学形式的尝试，经过几年的探索，已经形成了相对稳定的计算机组成原理实验课程的教学模式和教学内容。 　　2 课程知识准备 　　利用EDA技术在FPGA上实现一个处理器，需要学生有一定的知识准备。首先，计算机系在数字逻辑电路实验课程中，利用EDA技术在FPGA上进行数字逻辑单元电路的设计和简单数字系统的设计。其次，在计算机组成与系统结构课程中，学生深入学习MIPS体系结构的指令系统，单周期、多周期以及流水线结构CPU的数据通路。计算机组成原理实验课程在这些课程的基础上，从设计CPU内部的单元电路开始，逐步进行MIPS体系结构的完整CPU的设计。 　　3 课程设置 　　课程内容的安排主要分为3大部分：部件级实验、简单CPU实验和大型作业。 　　3.1 部件级实验 　　在CPU的硬件电路设计中，涉及许多简单的单元电路，如选择器、译码器、触发器等，这些内容在数字逻辑电路实验课程中已经很熟悉了，在本实验课程中，主要是安排CPU内部其他重要的功能独立部件的设计，如存储器、寄存器组、桶形移位器和ALU等。 　　3.1.1 存储器的设计及测试 　　存储器是计算机系统的重要组成部分，用于存储指令和数据。指令存储器和数据存储器可以分开设计，也可以只设计一个既存储指令又存储数据的存储器。存储器有读和写两个端口，读存储器时，可以使用时钟进行触发，也可以不使用时钟进行触发。写存储器时，一定需要有时钟进行触发才能将数据写入存储器中，时钟的上升沿和下降沿都可以触发存储器的写操作。 　　存储器实验的主要内容，是让学生掌握存储器的接口及控制信号的功能和使用，学会各种存储器的设计及测试，特别要掌握存储器的工作时序，这在单周期CPU设计时特别重要。单周期CPU需要在一个时钟周期内完成一整条指令的执行，而在这一个时钟周期内，CPU有可能会两次访问存储器——读指令和存储数据，如果存储器设计不合理，在一个时钟周期内是无法完成一条指令的。对于多周期和流水线CPU，一条指令需要多个时钟周期才能完成，对存储器时序的要求相对小一些，这时可以灵活应用方便读写的存储器结构。 　　3.1.2 寄存器组的设计 　　寄存器是CPU内部暂存数据的空间，速度最快，使用也最为频繁。MIPS体系结构的CPU内部寄存器，是一组由32个32位的寄存器组成的通用寄存器组。仅从寄存器组的外部特性来看，MIPS结构的寄存器组由无差别的32个32位寄存器组成，任何条件下均可访问寄存器组中的任意寄存器。但是，为了简化CPU的结构，MIPS体系结构寄存器组的0号寄存器的值被设置为恒“0”，只能读出，不能写入。 　　MIPS指令集中一条指令（R型）最多同时对三个寄存器进行操作：两个源寄存器和一个目的寄存器。R型指令执行过程中，需