Verilog 设计举例.pptVIP

Verilog 设计举例 结构模块的层次化组成 各种类型模块之间的关系 测试和验证 设计示例一用门级结构描述D触发器 设计示例一 用户定义的原始元件 primitive udp_and (out,a,b); output out; input a,b; table //a b : out; 0 0 : 0; 0 1 : 0; 1 0 : 0; 1 1 : 1; endtable endprimitive 用户定义的原始元件 前面模块中的nand和not原语元件（primitive）在Verilog 语言中是保留词，它们分别表示： 与非门和非门的逻辑关系。 在Verilog 语法中通过用户定义的原始元件语句（即UDP）的真值表和带参数的延迟线模型来表示。在与具体工艺库的逻辑对应时把具体延迟参数传入延迟线模型，再加上描述逻辑关系的UDP 。就有了一个与真实情况很接近逻辑模型，仿真器就可以依据它进行计算，来确定相互连接元件的逻辑值。 设计示例二由已设计的模块来构成高一级的模块 设计示例二 `include “ flop.v ” module hardreg(d,clk,clrb,q); input clk,clr