数字电路课程的设计报告模板.docxVIP

数字电路课程设计报告模板 　　篇一：数字电路课程设计报告 　　数  　　字 电 设计题目：多路竞赛抢答器的设计专业班级：通信姓 名：学 号：日 期：  　　路 课 程 设 计 报 告  　　多路竞赛抢答器的设计  　　一、设计目的  　　随着各种智力竞赛越来越多，在答题的过程中一般要分为必答和抢答两种。必答有时间的限制，到时间要警告。而抢答则要求参赛者做好充分的准备，等主持人说完题目，参赛者开始抢答，谁先按钮，就由这个参赛者答题，但是很难确认谁先按的，因此使用抢答器来完成这一功能是很有必要的。  　　本设计是一个可供八个人抢答的多路抢答器，可以显示优先抢答者的序号。当一次抢答完毕，可由主持人按复位键重新开始下一次抢答。 二、设计要求  　　1. 该设计同时供8个选手或8个队参加比赛；  　　2. 给主持人设置一个控制开关，用来控制系统的清零和抢答的开始； 3. 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存并在数码管上显示，同时扬声器给出音响提示，同时封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。  　　4. 抢答器具有定时抢答的功能，抢答时间设定为20秒，当主持人按下开始按钮时，定时器立刻倒计时，并显示。选手在设定的时间内抢答有效，超过时间抢答无效，系统短暂报警，并能够封锁输入电路，禁止选手超时后抢答，定时显示器显示00。 三、总体方案设计方框图  　　定时抢答器的总体框图如图（1）所示，它有主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 　　图（1） 　　四、设计步骤  　　1.按上述框图分模块设计电路 （1）抢答器电路  　　选用优先编码器74LS148和RS锁存器74LS279可以完成，其中优先编码器74LS148课本中有介绍，这里不再赘述、RS锁存器74LS279在本报告后面附录中介绍。  　　电路如下图（2）所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。 　　图（2） 　　工作过程：开关S置于“清除”端时，RS触发器的R端均为0,4个触发器输出置0，使74LS148的优先编码工作端(图中5号端）等于0，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1，RBO（图中4端）=1，七段显示电路74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外CTR=1，使74LS148的优先编码工作端(图中5号端）等于1，处于禁止状态，封锁其他按键的输入。当按键松开再按下时，由于仍有CTR=1，使74LS148的优先编码工作端(图中5号端）等于1，所以74LS148仍处于禁止状态，确保不会出现二次按键时输入信号，保证了抢答者的优先性。如需再次抢答由主持人将开关S重新置于“清除”端然后进行下一轮抢答。 （2）定时电路  　　节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如下图（3）所示。  　　图（3）  　　工作过程：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管及相关电路组钟信号由555定时器秒脉冲产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示到7段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。由于电容的充放电时间：T1=(R1+R2)C1  　　我选用的电阻和电容值分别是：R1=15KΩ、R2=64KΩ、C1=10μf可得到秒脉冲(3) 报警电路  　　由555定时器构成多谐振荡器电路，555的输出再经三极管放大，从而推动扬声器发声，如图（4）所示。  　　1 主持人闭合开关扬声器发声，多路抢答器电路和计时电路进入正常状态； 2 参赛者按键时，扬声器发声，抢答电路和计时电路停止工作；  　　3 抢答时间到，无人抢答，扬声器发声，抢答电路和计时电路停止工作。  　　篇二：《数字电路课程设计》实验报告模板  　　实验报告  　　年 月 日 成绩：  　　篇三：数字电路课程设计报告  　　数字电路课程设计报告