位数电子技术-第四章组和逻辑电路.pptx

概　述;;一、组合逻辑电路的概念 ;二、组合逻辑电路的特点与描述方法 ;;一、组合逻辑电路的基本分析方法;[例] 分析下图所示逻辑 电路的功能。; 初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。 ;二、组合逻辑电路的基本设计方法 ;下面通过例题学习 如何设计组合逻辑电路;(3)根据输出逻辑式画逻辑图;Bi;　　半加器电路能用与非门实现吗？;;一、编码器的概念与类型 ;;;　为何要使用优先编码器？;;;一、译码的概念与类型 ;二、二进制译码器 ; ( 一 ) 3 线 － 8 线译码器 CT74LS138 简介 ;0;0; ( 二 ) 用二进制译码器实现组合逻辑函数 ;由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。 ;;[例] 试用译码器实现全加器。;;;CT74LS138 组成的 4 线 – 16 线译码器工作原理 ;　　将 BCD 码的十组代码译成 0 ~ 9 十个对应输出信号的电路，又称 4 线 ?? 10 线译码器。;1;;(二)数码显示器简介;主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。 ;即液态晶体 ;3. 七段显示译码器;4 线-7 段译码器/驱动器CC14547真值表;;;数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。;二、数据选择器的逻辑功能及其使用 ;;;2. 双 4 选 1 数据选择器 CC14539 ;1; CC14539 数据选择器输出函数式;三、用数据选择器实现组合逻辑函数 ; CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C 。;(5)画连线图;(1)选择数据选择器;;一、加法器;; (二) 多位加法器 ;串行进位加法器举例;;二、数值比较器 ; (二) 多位数值比较器;;一、竞争冒险现象及其危害;二、竞争冒险的产生原因及消除方法;　　由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。;;;以 MSI 组件为基本单元的电路设计，其最简含 义是：MSI 组件个数最少，品种最少，组件之 间的连线最少。;;;加法器用于实现多位加法运算，其单元电路有 半加器和全加器；其集成电路主要有串行进位 加法器和超前进位加法器。