微机原理c09并行接口.docVIP

并行接口 8255A的结构与引脚 内部结构 数据端口A、B、C 8255A有三个8位数据端口，即端口A、端口B和端口C。 端口A 端口A对应一个8位数据输入锁存器和一个8位数据输出锁存／缓冲器，所以用端口A作为输入或输出时，数据均受到锁存。 端口B 端口B对应一个8位数据输入缓冲器和一个8位数据输出锁存／缓冲器。 端口C 端口C对应一个8位数据输入缓冲器和一个8位数据输出锁存／缓冲器。 A组控制和B组控制 A组控制电路控制端口A和端口C的高4位（PC7~PC4）的工作方式和读写操作。 B组控制电路控制端口B和端口C的低4位（PC3~PC0）的工作方式和读写操作。 读写控制逻辑电路 读写控制电路负责管理8255A的数据传输过程。 数据总线缓冲器 这是一个双向三态的8位数据缓冲器，8255A通过他与系统总线相连，输入数据、输出数据以及CPU发给8255A的控制字都是通过这个缓冲器传递的。 引脚说明 和外设一侧相连的信号 PA7～PA0，PB7～PB0，PC7～PC0三组双向数据信号线，分别与8255A的A口、B口、C口相对应，每组8根。 和CPU一侧相连的信号 数据线 D7～D0是8255A与系统数据总线相连接的双向三态8位数据信号线。 CPU通过执行IN或OUT指令传送的数据由缓冲器接收或发送，控制字和状态字也是通过数据总线缓冲器传输的。 复位信号 RESET，输入，高电平有效。