SOPCEDA实验指导书.doc

实用标准文案 PAGE 精彩文档 EDA/SOPC实验指导书 （含GW48-PK2 SOPC/DSP实验开发系统详细使用说明） 广东工业大学 目 录 第一章 Quartus II使用指南 基于Quartus II的设计过程 Quartus II 设计输入 2.1、建立一个新项目2.2、图形输入方式 2.3、文本输入方式 2.4、第三方EDA工具输入方式 Quartus II编译 3.1指定器件3.2 引脚锁定 3.3 开始编译 3.4 编译报告 3.5 延时分析 Quartus II仿真 Quartus II编程下载 第二章 GW48 SOPC系统(GW48-PK2)使用说明 GW48教学实验系统原理与使用介绍 一、GW48系统使用注意事项 二、GW48系统主板结构与使用方法 实验电路结构图 一、实验电路信号资源符号图说明 二、各实验电路结构图特点与适用范围简述 第三章 用Verilog HDL设计数字电路 【实验1】4选1多路选择器设计 【实验2】8位硬件加法器设计 【实验3】八位移位寄存器设计 【实验4】移位相加8位硬件乘法器电路设计 【实验5】任意模加法/减法计数器 【实验6】六分频器的设计 【实验7】交通灯控制系统 【实验8】A/D采样控制电路设计 第一章 Quartus II使用指南 基于Quartus II的设计过程 使用Quartus II软件进行设计和开发的流程如图1.1所示，主要包括以下几个步骤： 图1.1 Quartus II开发流程 Quartus II 设计输入 Quartus II软件的设计输入方法有很多种，具体如下： --Quartus II ·原理图式图形设计输入 ·文本编辑 --AHDL，VHDL，Verilog ·内存编辑 --Hex,Mif --第三方工具 ·EDIF ·HDL ·VQM --或采用一些别的方法去优化和提高输入的灵活性 ·混合设计格式 ·利用LPM和宏功能模块来加速设计输入 Quartus II的编译器能够接受多种输入文件格式，也能输出多种文件格式。图2.1给出了各种方式输入时所产生的文件格式。 图2.1 Quartus II的设计文件 2.1、建立一个新项目 Quartus II的编译器的工作对象是项目。因此，编译项目前必须确定一个设计文件作为当前的项目。需要注意的是项目名必须与顶层设计文件名一致。具体建立步骤如图2.2所示。 图2.2 项目的建立步骤 2.2、图形输入方式 用图形输入方式进行设计的一般流程为： 1、产生一个新的模块设计文件 --画出图表模块或输入设计单元符号 --输入接口和参数信息 --连接各个设计单元（利用单连线，总线等） 2、保存设计 --文件的后缀名为.bdf 3、顶层设计可以产生设计单元，头文件，或转化成Verilog/VHDL文件 具体步骤如图2.3所示 图2.3 图形输入方式设计具体步骤 2.3、文本输入方式 Quartus II支持AHDL，VHDL 及Verilog HDL等硬件描述语言。采用进行文本设计的步骤如下： （1） 定项目并建立新文件； （2） 输入文本设计文件； （3） 将文本文件命名、保存； （4） 编译文件并检查、修改句法错误。 首先选择File/New,在对话框中选择Device Design File,新建一个Verilog HDL File 无标题文本窗口，然后输入文件名保存。 为了快速和准确地创建Verilog HDL文本文件，可以使用Verilog模板。选择Edit/Insert Template/Verilog HDL，再选择Module Declaration，点击OK按钮，这时就可以在对应的位置输入设计文件中的各项参数了，如图2.4所示。利用模板输入，可以避免语法错误，提高输入效率。 图2.4 利用模板进行文本编辑 2.4、第三方EDA工具输入方式 Quartus II编译 QuartusII编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错，逻辑综合和结构综合。即将设计项目适配进FPGA/CPLD目标器中，同时产生多种用途的输出文件，如功能和时序仿真文件，器件编程的目标文件等。编译类型有如下几种： --只是综合并输出网表 ·编译设计文件，综合产生门级代码 ·编译器只运行到综合这步就停止了 ·编译器只产生估算的延时数值 --完全的编译，包括编译，网表输出，综合，配置器件 ·编译器除了完成以上的步骤，