一种高增益低功耗CMOS运算跨导放大器设计.PDFVIP

一种高增益低功耗CMOS运算跨导放大器的设计 关键词：运算跨导放大器（OTA），ADC，运算放大器，增益，视频数字编解码芯片，数字电 视，CMOS 引言 随着电子技术的进步，数字电视也得到了迅猛发展，其中视频数字编解码芯片是它的核心部 件，而 ADC又是影响其性能的关键模块，因此设计高性能的模拟前端 ADC 成为 IC 设计的挑 战。本文设计了一种在 12 位精度、80MHz 采样率的 ADC 中负责采样保持的核心电路—运算 跨导放大器 (OTA)。 运放结构的选择 根据 ADC 的要求可以推算出运放的性能指标，如表 1 所示，据此可以选择运放的结构。目前 常见的三种基本的运算放大器结构如图 1 所示。图 1(a)是简单的两级运放，它具有大的输 出摆幅 2(Vdd-2Vds,sat)，但频率特性差，一般用 Miller 法补偿，使得相位裕度变小，但 会导致电路稳定性变差。另一种改进的补偿方式是增加调零电阻 R2=1/Cc(1/gmb-R)，但由 于工艺的不稳定性，难以得到精确的电阻值。图 1(b)是套筒式运放，整个电路可以看成是 单极点系统，无需补偿，因此频率特性好；又因为它只有 2条主支路，因此功耗低，但输入 /输出摆幅小。图 1(c)是折叠式共源共栅结构，它改进了套筒式输入/输出摆幅小的缺点， 但存在 4 条主支路，功耗大且稳定性变差。综上所述，本文结合图 1(b)、(c)的优点，设计 了全差分套筒式增益增强型运放，如图 2 所示，它能满足高增益带宽、低功耗等设计要求。 图 1 三种基本运算放大器 电路原理分析 增益倍增 为了提高增益，在共源共栅结构上附加辅助运算放大器，如图 3 所示，可以增强共源共栅效 应。辅助运放的放大倍数为 Aadd，通过减小由输出到输入管漏极的反馈，输出可增大 Aadd 倍，也即等效于：Rout≈(gm2rds2(Aadd+1)+1)rds1+rds2。其中，gm2是 M2 管跨导，rds1 与 rds2 分别为 M1 与 M2的输出阻抗。因此电路的直流增益也会增大同样的倍数， Av=gm1Rout≈-gm1rds1(gm2rds2 (Aadd+1)+1)。 同理，给图 2 中的套筒式主运放加上辅助运放后，其直流增益可提高为 Av=-gm1 [(gm5rds5rds7Aadd_p) //(gm3rds3 (rds9//rds1)Aadd_n)], 式中 Aadd_n和 Aadd_p 分别 是辅助运放 A_n和 A_p 的放大倍数。图 4 中示出了 n 型辅助运放 A_p 的结构。 p 型辅助运放 A_n 用于推进主运放的 M3、M4 管，n 型辅助运放 A_p 用于推进主运放的 M5、 M6 管。辅助运放采用折叠式结构，不需要太快的速度和建立时间，因此其尾电流取为主运 放的 1/10，大大降低了整个电路的功耗和面积。 表 2 辅助运放的设计方法 频率响应分析 图 2 中全差分套筒式共源共栅运放的主极点在P1 点，频率为wp1=-1/RoutCL；次极点位于P2 或P3 点。通常由于p管的迁移率比n管的迁移率小，因此p管的过驱动电压较大，导致宽长比 W/L也较大，即P2 点的电容比P3 的电容大。因此可以认为P2 点为次主极点，wp2=-gm5/Cp, 其 中gm5 为M5管的跨导，Cp主要包括M5管的栅源电容Cgs和M3 管的栅漏电容Cgd。而主运放的 单位增益频率为wu=gm1/CL，其中gm1为M1 管的跨导。当加入辅助运放时，附加的增益部分 与M5 管形成闭环，若附加增益部分速度太快，电路就可能变得不稳定。又因为辅助运放增 加了一对零极点wdoublet，如果设计不好，就会严重影响运放的建立特性。因此应使这对零 极点尽量靠近，并且尽量远离主运放的单位增益频率，同时还要小于主运放的次主极点，即： bWu瞱doublet瞱p，其中b是闭环反馈系数。