ddr3的工作原理新.pdf

硬件十万个为什么 —— DDR3的工作原理 杜盼 dzplay@ 目录  DDR的片内结构  DDR的读写流程  DDR的基础命令  DDR的读写时序与参数 DDR的片内结构框图 上图是一片容量4Gb ，数据位宽为8bit的DDR3 SDRAM的结构图 DDR的片内结构说明 1. 控制器单元：包括输入命令解析，模式配置控制部分； 2. 行地址选通单元：行激活通过此处操作； 3. Bank控制逻辑：行/ 列地址解码用到bank选通 4. 列地址选择单元，读写操作同时在打开列地址的时候送到1； 5. 内部存储阵列，此处分8个bank ，已4g8bit 的颗粒为例；每个 bank分65536行，128列，每个cell存储8*bl的数据宽度； 6. 读写数据缓存及接口驱动；dq数据在此变换位宽后内外交互； 7. 锁存与控制逻辑：刷新与预充电用到该模块。 目录  DDR的片内结构  DDR的读写流程  DDR的基础命令  DDR的读写时序与参数 DDR的操作  启动：上电-解复位-初始化-ZQCL- LEVELING-IDLE(READY)  读：IDLE-行激活-读数据(1次或多次突发)-预充电-IDLE  写：IDLE-行激活-写数据(1次或多次突发)-预充电-IDLE  刷新：IDLE-REF-IDLE  自刷新的进入与退出：IDLE-SFR-IDLE  定期校正：IDLE-ZQCS-IDLE ，一般外部温度或电压改变时操作  动态更改配置：IDLE-MRS/MPR-IDLE DDR的读操作( 内部流程图) 4 1 2 3 DDR的读操作(步骤说明)  ddr发起一次读的过程包含一系列命令有： 1. 操作开始于Active命令——Active命令同时并发含带地址位，以选择 Bank和Row地址（BA0-BA2选择BANK、A0-A15选择Row）。用于打开 一个工作行。 2. 随后是一个Read命令——Read命令并发含带突发操作的起始Column 地址和bank号，打开对应gating 的列； 3. 数据经过特定的延时（CL+AL ，后面详细介绍）；将数据传出IO ； 4. 完成数据传出后，需将当前cache 的数据刷回存储整列并关闭当前工 作行（携带命令和BA信息）； 【是否发布自动预充电命令（通过 A10）】 DDR的写操作( 内部流程图) 4 1 2 3 DDR的写操作(步骤说明)  ddr发起一次写操作与读类似，除写数据，其他步骤参照读。 1. 和读操作一样。 2. 随后是一个write命令——Read命令并发含带突发操作的起始 Column地址和bank号，打开对应gating 的列； 3. 经过特定的延时（CWL+AL ，后面详细介绍）；数据从IO写入io gating ；这之间又有一个延时tWR 。 4. 完成数据写入后，预充电的操作和读一样。 目录  DDR的片内结构  DDR的读写流程  DDR的基础命令  DDR的读写时序与参数 行激活  初始化完成后，不管是读还是写，都需要对L-Bank 中的阵列进行 寻址，首先就要确定行（Row），使之处于活动状态（Active）， 然后再确定列。  虽然之前要确定L-Bank的定址，但它与行有效同时进行。 读命令  前面讲到的读操作是由一系列命令组成的，读命令是其必不可少 的一部分（注意区分这2个定义的区别哈）  读命令包含命令本身，bank选择，和列地址进行寻址。  但是，地址线仍然是行地址所用的A0-A9 （本例）。没错，在 SDRAM 中，行地址与列地址线是共用的。  不过，读/ 写的命令是怎么发出的呢？其实没有一个信号是发送 读或写的明确命令的，而是通过芯片的可