14bit 125mss流水线型adcmdac的设计.docxVIP

隶南『大·磐 硕士学位论文 1 4b i t 1 25MS／s流水线型ADC 中MDAC的设计 万方数据  Design of MDAC in 1 4bit 1 25MS／s Pipelined ADC A Thesis Submitted to Southeast University For the Academic Degree of Master of Engineering BY Tang Xuting Supervised by Ⅵ，u Jianhui School of Electronic Science and Engineering Southeast University March 2015 万方数据  东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所 知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本 研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 研究生签名：泌垒日期：盖噬鼙!丑!19 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电 子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相 ～致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布(包括以电子信息形式刊登) 论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大 学研究生院办理。 研究生签名：邋导师签名： 日期：盛旦明 万方数据  摘要 随着现代无线通信系统的发展，高速高精度模数转换器逐渐成为了研究热点。流水线型模数转 换器以其在速度、精度和功耗等多方面的良好折衷成为了实现高速高精度模数转换器的较优选择。 论文的主要工作是设计一款高速高精度14bit 125MS／s流水线型模数转换器中的关键电路模块 乘法数模单元(MDAC)。论文概述了不同类型的模数转换器，分析了流水线型模数转换器可以同时 实现高速与高精度的结构优势；建立了流水线型模数转换器中非理想误差源的Simulink模型以及功 耗评估模型，在这两种模型的辅助下完成r系统级设计，确定了第一级转换电路的有效精度为2．5bit； 使用全差分电容翻转式开关电容电路作为MDAC的核心架构，减小了电路面积，提高了本级反馈系 数；采用电荷泵复用的栅压自举开关，降低了采样开关的导通电阻与非线性：通过增益提升技术、 Ahuja频率补偿技术等提高了全差分两级运放的增益、带宽和稳定性。另外，针对MDAC中电容失 配造成的影响，本文设计了一种新型数字校准电路，该校准电路具有面积小、功耗低、校准速度快 的特点。 论文基于SMIC 0．189rn 1P6M CMOS工艺设计了MDAC电路的原理图和版图，完成了后仿真 验证，后仿真结果显示在电源电压为1．8V，采样频率为125MHz，输入正弦波信号频率为 14．892578125MHz，幅度为±780mV的条件下，得到的SINAI)为74．5ldB，SFDR为85．29dB，消 耗电流为39．9mA，满足各项设计指标的要求。 关键词：模数转换器，流水线，乘法数模单元，数字校准技术，开关电容电路 万方数据  Abstract Abstract With the fast development of modem wireless communication systems，high speed and high resolution analog—to-digital converters(ADCs)has been widely researched recently Pipelined ADCs are appropriate choices for high speed and high resolution ADCs because of the good performance in speed， resolution and power consumption． This thesis designed a Multiplying Digital—to—Analog ConverteffMDAC)，which is a crucial module in a 14bit 125MS／s pipelined ADC．Different kinds of ADCs are compared bfieflyand the structural advantages of pipelined ADCs in