高速低耗BICMOS存贮器(Memory)的设计与仿真研究-电力电子与电力传动专业论文.docxVIP

高速低耗BICMOS存贮器(Memory)的设计与仿真研究-电力电子与电力传动专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
高速低耗BICMOS存贮器(Memory)的设计与仿真研究-电力电子与电力传动专业论文

;T苏大学硕士学位论文 摘要 计算机问世50多年来,其性能发展很快,特别是CPU技术发展更快,然而, 计算机存储器的发展滞后于CPU的发展,它严重影响了计算机的性能。由此对 存储器在集成度、功耗和速度上提出了更高的要求。 BiCMOS(Bipolar Complementary Metal—Oxide.Semiconductor)技术将双极 型器件与CMOS器件有效结合,既保持了CMOS电路的低功耗和高集成度的优 点,又获得了与双极电路相媲美的高速性能和强驱动能力,因此,近年来此技术 正日益受到集成电路(IC)业界的重视。 本文设计的静态随机读/写存储器(SRAM)采用先进的BiCMOS技术及Bank 结构、CSEA存储位元以及超前译码技术,使存储性能大为提高。本文最后对 SRAM部分单元电路进行了逐一、反复的仿真试验,以及对全电路进行了软件仿 真,模拟结果表明,所设计的SRAM的容量为1M,电源电压为3.3V,功耗约 为1.78W,总体上实现了高速、高精度、低功耗的特性。 根据SRAM电路的性能要求,结合目前Ic的工艺水平,简要地提出了实现 本文静态存储器的BiCMOS工艺设计要点。 关键词:BiCMOS技术;静态存储器;存储体 中图分类号:TN433 ABSTRACT ABSTRACT The performance of computer has developed rapidly since the advent of the computer for fifty years and especially the technology ofthe CPU has advanced much faster However,the development of the computer’S memory lays behind the development of CPU.It effect’S the computer’S performance badly So it brings forward higher request to the memory including qualifications of high—integration density,low-power and high-speed. BiCMOS(Bipolar Complementary Metal—Oxide—Semiconductor)technology combines bipolar device with CMOS device effectively,SO it not only holds CMOS circuit’S virtues of low power,hi幽integration density,but also obtain bipolar circuit’S merits of hi【gh speed strong driving power.So people are increasingly attaching much importance to the technology in recent years. The SRAM designed in this dissertation adapts advanced BiCMOS technology, Bank structure,CSEA memory cell and advanced encoding technology It will improve the storage performance greatly.Finally,SRAM’S partial unit circuits have been simulated again and again in this dissertation and the fall circuit has also been simulated by software.Simulation result shows that the designed SRAM’S capacity cell has reached 1 M and its power consumption is 1.78W lower 3.3一power supply. Design objective is performed in hi出speed,high accuracy and low power as a whole. Accord tO performance index in the SRAM circuit and existing technological level of IC,technolog

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档