基于SOC存储控制器的研究与开发-微电子学与固体电子学专业论文.docxVIP

摘要摘要 摘要 摘要 在系统级芯片时代，SOC(System On Chip)常采用基于P核(Intelligence Property Core)的设计和复用的方法。因此超大规模集成电路设计正步入一个口 整合的时代。 本论文研究工作属于企业研发的一款通信处理芯片的一部分。首先，对相关 的理论概念进行了研究，包括SOC、IP、主流验证技术、计算机存储体系和动态 随机存储器SDRAM(Synchronous Dynamic Random Access Memory)。然后，对 设计需求进行分析并制定设计规范，采取模块化设计，用Verilog硬件描述语言 HDL(Hardware Description Language)对所设计模块进行描述，并进而完成单模 块验证。最后，将所设计模块集成到整个SOC体系中，进行系统级验证。本文 以Cadence系列EDA软件、Modelsim、Synplify Pro等作为主要设计和验证工具， 对设计中的主要模块进行了较为详细的理论研究并给出了实现方式，并完成了单 模块和全系统验证平台的搭建、相关验证组件的开发和测试程序的编写。 关键词：片上系统知识产权模块验证 同步动态随机存储器存储控制 ALBSTRACTDuring ALBSTRACT During the epoch of system level chip，the design of SOC(System On Chip)is usually based on IP cores(Intelligence Property Core)design and reuse．So Very Large Scale Integration Circuit design is stepping into IP conformity times． The paper’S research work belongs to a part of the communications processor RD by the company．Firstly,the paper has a research on the correlative concepts and theories，such as the SOC，IP,main verification technology,memory hierarchy and SDRAM(Synchronous Dynamic Random Access Memory)．Secondly,the relevant design specification is formulated according to the design requirements，then takes modularization design，the Verilog HDL(Hardware Description Language)is used to describe of the design modules，and even the single module verification has been finished．Finally,the design module is integrated into the whole SOC system for the system level verification．Cadence EDA software，Modelsim，Synplify Pro and others are used aS the major design and verification tools．the paper does detail theoretical research on the main modules and gives the realizable method，the test bench of single and whole system，the relative verification components and the test programs have been finished． Keyword：SOC IP Verification SDRAM Memory Controller 西安电子科技大学 西安电子科技大学 学位论文独创性(或创新性)声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在导 师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注 和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果； 也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材 料。与我一同工作的同志对本研