esd荷电器件放电式的测试条件分析.docxVIP

优秀毕业论文 精品参考文献资料 ESD荷电器件放电模式的测试条件研究 中文摘要 F：SD荷电器件放电模式的测试条件研究 中 文 摘 要 采用静电放电仿真器对集成电路进行静电放电模拟的测试，是目前业界最常见的 做法。然而对于ESD荷电器件静电放电仿真器而言，不同仿真器装置之间的差异及 一些ESD标准中未提及因素的影响，易造成测试装置验证波形与标准波形发生偏离， 从而令静电放电测试波形的可重复性及不同测试装置测试数据的可比性不强，是目前 在静电放电波形研究中面临挑战。在静电放电波形中放电峰值电流是基于荷电器件放 电模式的放电测试装置中波形验证的关键指标。本文主要针对CDM荷电器件放电峰 值电流进行研究，分析影响放电峰值电流的几个测试条件：测试探针长度，直径，形 状和充电盘绝缘介电层的厚度，其变化对放电峰值电流的影响规律。根据研究结果可 调整相应测试条件以保证荷电器件放电模式的测试装置符合测试标准。研究基于LRC 放电电路的等效模型，发现回路电容和电感是峰值电流的主要的影响因素，另外测试 探针的形状对于放电电流及分布也有显著的影响。模型分析与实验结果可以得到满意 的定量或定性解释。 关键词： 静电放电ESD，荷电器件放电模式CDM，测试探针，绝缘介电层， 放电峰值电流，LRC模型 作 者：邢洁 指导老师：王明湘  Test Condition Investigation in ESD Charge Device Model Abstract Test Condition Investigation in ESD Charge Device Model Abstract Existing CDM ESD standards provide limited information and guidance on the parameters required to obtain repeatable，correlated waveforms．It has been shown that certain test condition associated with the CDM verification module play a significant role in obtaining meaningful results with CDM simulator．Discharge peak current is one of the most important specifications for ESD CDM test system．This paper set up examination to research the rule for test condition change which affecting the discharge current with CDM simulator．Data collection shows that during the verification process，detailed test condition of configuration(such as diameter,length and pin head shape of pogo pin and thickness of under COM dielectric layer)affect discharge waveforms．Statistical data for each test condition variation are analyzed and these results ale well explained according to an equivalent RLC discharging circuit model．Experiment result show that circuit inductance and capacitance is the major factor which effect discharge peak current。In addition the shape of pogo pin will effect the current distribution．Base on this investigation，repeatable and correlated waveform meeting related standards can be ensured． Key Words：electrostatic discharge(ESD)，charged device model(CDM)， Pogo—pin，dielectric layer，discharg