基于UVM可重用验证平台的研究-软件工程专业论文.docxVIP

学校代码 分 类 号  10701 TN82 学 号 1211122863 密 级 公开  TN82 西安电子科技大学 硕士学位论文 基于 UVM 可重用验证平台的研究 作者姓名： 领域： 学位类别： 张怡琳 软件工程 工程硕士 学校导师姓名、职称： 企业导师姓名、职称： 马佩军副教授 郑巍高工 提交日期： 2015 年 1 月   Research on Reusable Verification Platform Based on UVM A thesis submitted to XIDIAN UNIVERSITY in partial fulfillment of the requirements for the degree of Master in Software Engineering By Zhang yilin Supervisor：Associate Prof. Ma peijun December 2014   西安电子科技大学 学位论文独创性(或创新性)声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果???尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 (保密的论文在解密后遵守此规定) 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 导师签名： 日期： 日期：  VIII  摘要 随着集成电路工艺与设计能力的不断发展，SoC 设计规模与复杂度持续增 加。这使得 SoC 验证工作的难度也日益增长，SoC 的验证工作已成为集成电路设 计过程中的严峻挑战。本论文针对验证开展研究，在研究分析 SystemVerilog 验证 语言和通用验证方法学（UVM）的基础上，对 SoC/IP 的验证特征与验证需求进行 分析，根据 SoC 中 IP 模块的相关协议规格搭建了验证平台，编写了通用验证组 件。并根据验证方法、通用验证组件讨论了如何将验证平台重用于其他 IP 模块和 系统级模块等核心问题。 在设计验证阶段，首先分析了 SoC 体系结构，提出验证需求。利用 UVM 搭 建验证平台。对于验证平台的结构，采用总线接口模型与抽象层次化结构相结合 的形式，为下一步 SoC/IP 验证平台的设计实现打下基础。为保证验证平台具有可 重用性的验证需求，文中选取 APB、UART 总线接口模型作为通用组件，设计顶 层控制模块环境嵌套 APB 与 UART 通用组件子环境。在低层次组件中加入随机约 束、事务项、phase 机制，实现验证的随机性、可控性。在验证实施阶段，根据 UART 设计模块，分解覆盖点采用随机事务级激励编写测试项，在仅通过一条测试 项的情况下，代码覆盖率与功能覆盖率分别达到 99.60%与 100%，以此说明该验证 平台有效提高了测试效率。仿真结束后自动生成执行报告，记录验证环境运行的 验证组件、寄存器配置信息，并通过 UVM_INFO 标示 transaction 传输时正确与错 误的信息。 在探究验证平台可重用性阶段，选取 SPI 待测模块，运用相同的验证平台。 通过顶层控制模块选取自定义的 UART、APB 验证通用组件，从而配置生成适用 于 SPI 的验证环境，通过执行测试项进行仿真工作，收集代码覆盖率 100%。以此 说明对模块级该验证平台的可重用性。再次选取 APB 子系统，通过结构图阐述该 验证平台进行 APB 子系统级验证所需通用组件的结构与环境划分。以此证明基于 UVM 可重用验证平台，对传统验证平台在随机性、可复用性、自动化等方面进行 了优化，对集成化 SoC 验证具有可行性。 关键词：SystemVerilog， UVM， 可重用性， 层次化验证平台， 总线接口模型 研究类型：应用基础研究 I  II  Abstract With the development of int