第四章触发器_数字电路技术基础(清华大学出版社).pptVIP

《数字电子技术基础》 《数字电子技术基础》电子课件 郑州大学电子信息工程学院 * 第四章 触发器 4.1 概述 一、用于记忆一位二进制信号 1. 有两个能自行保持的稳定状态0态或1态 2. 根据输入信号可以置成0或1 二、分类 1. 按电路结构（基本，同步，主从，边沿） 2. 按控制方式和逻辑功能（RS, JK, D, T） 3. 按存储数据的原理（静态，动态） 4.2 基本RS触发器 4.2.1 与非门构成的基本RS触发器 电路结构及工作原理 1.当 时，触发器处于保持状态。 2.当 、 ，无论触发器其现态为何值，都置1。 3.当 、 ，无论触发器其现态为何值，都置0。 4.当 时，则有 ，此既非0态也非1态。 逻辑功能描述 【例4.2.1】已知和的波形图如图4.2.4所示，试画出基本RS触发器输出端的波形（假设初态为0）。 或非门构成的基本RS触发器 4.2.2 同步RS触发器 一、电路结构与工作原理 电平触发方式中的空翻现象 【例4.2.2】已知电路结构如图4.2.6（a）所示的同步RS触发器输入信号波形如图4.2.8所示，试画出和端的波形。假设触发器的初始状态为0。 二、同步触发器的其他接法 1．带异步置位、复位端的同步RS触发器 2．D型锁存器 4.3 主从结构触发器 一、电路结构与工作原理 提高可靠性，要求每个CP周期输出状态只能改变1次 【例4.3.1】已知主从RS触发器的输入信号、和时钟信号波形，试画出 端和 端的波形。假设初态 。 解：画出两端波形如图4.3.2所示。由图可见，在 期间，虽然主触发器因 和 的变化而多次翻转，但从触发器只在 信号的下降沿翻转一次，没有空翻。 主 从 S R J K Q Q Q’ Q’ CP 主从JK触发器 希望在 的条件下，触发器的次态也是确定的 主 从 S R J K Q Q Q’ Q’ CP (5) 列出真值表 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 主 从 S R J K Q Q Q’ Q’ CP 二、主从结构触发器的动作特点 主 从 S R J K Q Q Q’ Q’ CP 【例4.3.2】已知主从JK触发器的 J 、K输入信号波形，试画出J、K 端波形。（假设Q的初始状态为0） 五、集成主从JK触发器 图示为集成主从JK触发器74H72的逻辑电路 和逻辑符号。 4.4 边沿触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CP的下降沿（或上升沿）到 时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 。。。 4.4.1 维持阻塞结构边沿触发器 一、电路结构及工作原理 * * 《数字电子技术基础》