数字电路实验报告2.docxVIP

实验一 组合逻辑电路分析 1、74LS00集成电路 2、74LS20集成电路 实验内容 实验1 A B C D L（指示灯） 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 实验2 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”,将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？ 答：由下表可知密码ABCD是1001。 A B C D L（开锁） F（报警） 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 实验心得： 通过这次试验了解到了74LS00与非门及74LS20与非门的使用方法。 熟悉了实验面板，及实验过程，为以后试验打下一个基础。 熟悉了逻辑电平的接入方法。 熟悉了基本逻辑电路的分析方法及步骤。 实验二 组合逻辑实验（一） 半加器和全加器 实验目的 熟悉用门电路设计组合电路的原理和方法步骤。 预习内容 复习用门电路设计组合电路的原理和方法步骤。 复习二进制的运算。 用“与非“门设计半加器逻辑图。 完成用“异或”门、“与或非”门、“与非”门设计全加器逻辑图。 完成用“异或”门设计的3变量判奇电路的原理图。 参考元件 74LS238 74LS00 74LS51 74LS136 实验内容 用与非门组成半加器，用异或门、与或非门、与非门组成全加器。 实验结果填入下表中： 被加数Ai 0 1 0 1 0 1 0 1 加数Bi 0 0 1 1 0 0 1 1 前级进位Ci-1 0 0 0 0 1 1 1 1 和Si 0 1 1 0 1 0 0 1 新进位Ci 0 0 0 1 0 1 1 1 用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1。否则为0。 实验结果填入下表中： 输入A 0 0 0 0 1 1 1 1 输入B 0 0 1 1 0 0 1 1 输入C 0 1 0 1 0 1 0 1 输出L 0 1 1 0 1 0 0 1 3.“74LS283”全加器逻辑功能测试 测试结果填入下表中： 被加数 0 1 1 1 1 0 0 1 加数 0 0 0 1 0 1 1 1 前级进位 0或1 0或1 和 1 0 0 0 或1 0 0 1 0 0 0 0或0 0 0 1 新进位 0 1 实验心得 1.本实验主要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。加深了我对理论课知识的理解。 2.半加器不带前级进位，全加器带前级进位。 3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路。 实验三 组合逻辑实验（二） 数据选择器和译码器的应用 实验目的 熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法 预习内容 了解所有元器件的逻辑功能和管脚排列。 复习有关数据选择器和译码器的内容。 用八选一数据选择器产生逻辑函数和 用3线-8线译码器和与非门构成一个全加器。 参考元件 数据选择器74LS151,3-8线译码器74LS138。 实验内容 数据选择器的使用： 当使能端EN=0时，Y是、、和输入数据的与或函数，其表达式为： （表达式一） 式中mi是、、构成的最小项，显然当=1时，其对应的最小项在与或表达式中出现。当=0时，对应最小项就不出现。利用之一点，不难实现组合电路。 将数据选择器的地址信号、、作为函数的输入变量，数据输入作为控制信号。控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。 用八选一数据选择器74LS151产生逻辑函数 将上式写成如下形式： 该式符合表达式一的标准形式，显然、、、都应该等于1，而式中没有出现的最小项，他们的控制信号都应该等于0.由此可以画出该逻辑函数产生器的逻辑图。 用八选一数据选择器74LS151产生逻辑函数 根据上述原理自行设计逻辑图，并验证实验结