基于FPGA的异步FIFO的研究和设计.docVIP

基于FPGA的异步FIFO的研究和设计 摘 要：为了使异步FIFO正确稳定的工作，同时最大限度的降低资源占有率，针对设计异步FIFO的难点分析了异步FIFO的结构和工作原理，提出了一种切实可行的设计方法。通过设计两个计数器分别对空、满标志位信号进行控制，确保了数据的正确写入与读出。采用了格雷码的方式最大限度降低了电路中亚稳态出现的概率，加强了整个系统的可靠性和抗干扰能力。结果表明该设计能够使数据稳定地写入和读出，实现了不同时钟域之间数据的无损传输同时资源利用率较高，具有很高的实用价值。 关键词：异步FIFO 亚稳态 格雷码 FPGA Research and Design of Asynchronous FIFO Base on FPGA Cheng Guang-wei1, Liu Da-wei2 Department of Electronics Information Engineering,Xi’an Technological University 2. Department of Electronics Information Engineering,Xi’an Technological University) Abstract：A practical design technique is proposed，In order to make the a