低频数字式相位测量仪制作报告(具体的移相网络)..docVIP

PAGE ·PAGE 135· 低频数字式相位测量仪制作报告 摘 要 本系统由低频数字相位频率测量仪，输入移相网络和数字式移相信号发生器组成。利用CPLD，单片机控制模块实现了高精度的频率相位测量。数字式移相信号发生器采用直接数字频率合成（DDFS）技术，输出频率范围宽，控制精度高。由于在DDFS系统中采用了双D/A输出形式，信号幅度采用数字调节方式，输出信号幅度稳定。移相网络的输入采用了自动增益控制（AGC），实现了高达48dB的宽范围输入，实现信号的自动稳幅输出。此外，本系统友好的人机界面，合理实用的功能扩展，使整个系统更利于实际使用。 方案设计与论证 数字移相信号部分 方案一： 参考信号发生采用单片压控函数发生器。将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号，以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映射为信号间的相位值。ICL8038可方便的产生频率可变的正弦波以及实现数控频率调整，但是其频率稳定度低，步长控制难以达到理想效果。延时时间可以利用高速晶振来精确获得，在20KHz时，只需要7.2M的晶振即可以达到题目要求的1°步进值。此方案硬件电路比较复杂。 2.相移网络原理框图 图2-2 主要电路设计与计算 单片机小系统（电路图详见附录） 系统板的设计以8051单片机为核心辅以RAM、ROM构成。为了使系统更加灵活，在系统板上集成了一块可编程逻辑器件EPM7128。该器件可用来扩展I/O口和分配各个外围器件的地址空间，并且可以方便实现各种逻辑，来满足外围器件的各种时序要求。由于其速度较高，可以完成一些高速的数据采集等工作。 单片机系统是整个系统的核心，它完成人机界面、系统控制、数据分析、处理、变换，是协调整机工作的控制器。CPLD完成采集控制逻辑及显示控制逻辑。由单片机控制CPLD测频和测相位，处理接收的数据，显示输出。 为了保证系统的稳定可靠，系统板上加入了X5045看门狗芯片。该芯片内部集成了256Byte的FLASH-ROM，非常适合那些要求掉电期间保护少量数据的系统。 考虑到键盘应用的灵活性，键盘接口没有采用HD7279这类专用芯片，而用一片89C2051单片机专门负责4×4键盘的扫描，当发现有键按下时，它给主CPU发送一个中断，并且送出数据，数据通过CPLD发到主CPU的数据总线上。当主CPU响应中断后，读入数据并判断键值。由于是我们自行编写程序，各个键盘功能可以随时更改。在实际应用中非常灵活。 显示器件采用的是LG公司出品的型号为LG128643的点阵液晶。该液晶块使用方便,易于编制易懂的中文分级菜单界面，人机交互性好。液晶的控制采用总线控制方式，不占用I/O口，通过系统板上集成的一块可编程逻辑器件EMP7128，来满足液晶对时序的各种要求，以实现液晶的总线模式控制。 数字相位频率测量仪 测量频率与相位差，用可编程逻辑器件EPM7128LC84-15实现。测量时可编程逻辑器件需要与单片机通信并显示实时测量数据，故将其做成单片机的外设，挂在总线上。通过并行方式利用控制字控制其完成测量频率﹑相位差﹑判断相序等功能。 1．前端信号变换电路 电平变换采用TL084和74LS04实现。详见图3-1。 图3-1 为了满足题中不同的电平输入要求和提高输入阻抗，将信号同相放大11倍后（当输入信号幅度较大时，放大后的信号会出现削顶失真，但这不影响下面的信号整形），由运放U4B进行过零迟滞比较得到方波，经反相器整成TTL电平，送往CPLD进行测量。假设迟滞比较器运放U4B输出低电平为12V（实际小于该值），则运放U4A的输出信号幅值需满足，才能使迟滞比较器可靠翻转。按照图中参数，可得=1.88V，考虑到此信号是输入信号的11倍，故输入信号的最小峰值约0.2V，满足题目要求。事实上，增大R3，输入信号峰值还可以继续降低，但这样抗干扰能力亦会降低。 2．频率测量部分 频率测量一般有测量周期和直接测量频率两种方法，本题将两种方法结合使用，以达到较高的测量精度。 由于题目要求的是低频，故只将频率范围扩展到10Hz~35KHz，为了提高频率测量精度，我们将整个频段分为10Hz~5Hz和5KHz~35KHz两段，在10Hz~5KHz范围时测量信号周期，5KHz~35KHz范围时直接测量频率，取5KHz为分界点的理论依据为用周期测量法测量时，频率越高误差越大，相反，直接频率法测量时，频率越低误差越大。基准时钟脉冲为20MHz，在5KHz时