第7章习题详细解答..docVIP

PAGE 232 计算机网络 PAGE PAGE 12 第7章习题解答 7-1 判断题（对的打√，不对的打×） 1. 数字电路分为门电路和时序逻辑电路两大类。（× ） 2. 边沿触发器和基本RS触发器相比，解决了空翻的问题。（× ） 3. 边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。（√　） 4. 基本RS 触发器的输入端就是直接置0端和直接置1端。（　√） 5. 3位二进制计数器可以构成模为的计数器。（×　） 6. 十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（√　） 7. 构成一个7进制计数器需要7个触发器。（×　） 8．当时序电路存在无效循环时该电路不能自启动。（　√） 9. 寄存器要存放n位二进制数码时，需要个触发器。（×　） 10．同步计数器的计数速度比异步计数器快。（　√） 11. 在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。 （√ ） 12. 计数器的异步清零端或异步置数端在计数器正常计数时应置为无效状态。（√ ） 13. 自启动功能是任何一个时序电路都具有的。（× ） 14. 无论是用置零法还是用置数法来构成任意N进制计数器时，只要置零或置数控制端是异步的，则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。（√ ） 15. 用置零法或置位法可以设计任意进制的计数器。（×） 7-2 由或非门组成的基本RS触发器如图7-38所示，已知R、S的电压波形，试画出与之对应的和的波形。 图7-38 题7-2图 解：由或非门组成的基本RS触发器的特性表，可得该题的输出端波形如下图所示： 或非门RS触发器特性表 题7-2 波形图 7-3由与非门组成的基本RS触发器如图7-39所示，已知R、S的电压波形，试画出与之对应的和的波形。 图7-39 题7-3图 解：由与非门组成的基本RS触发器的特性表，可得该题的输出端波形如下图所示： 与非门RS触发器特性表 题7-3波形图 7-4已知如图7-40所示的各触发器的初始状态均为0，试对应画出在时钟信号CP的连续作用下各触发器输出端Q的波形。 解： 7-5 把D触发器分别转化成JK和T触发器，画出连线图。 解：(1) D触发器转换为JK触发器:比较JK和D触发器的特性方程和可得, 所以连接图为： (2) D触发器转换为T触发器: 比较T和D触发器的特性方程和可得, 所以连接图为： 7-6 分别写出图7-41所示电路中C=0和C=1时的状态方程，并说出各自实现的功能。 图7-41 题7-6图 解：当C=0时，J=X，K=X 为T触发器 当C=1时，J=X，K= 为D触发器 7-7 已知D触发器是CP上升沿有效，CP和D的输入波形如图7-42所示，试画出输出Q和的波形。设触发器的初始状态Q=0。 图7-42 题7-7图 解：由D触发器的特性方程，得到输出端波形如下图所示： 题7-7波形图 7-8 TTL边沿JK触发器如图7-43(a)所示，输入CP、J、K端的波形如图7-43(b)所示，试对应画出输出Q和端的波形。设触发器的初始状态Q=0。 图7-43 题7-8图 解：由JK触发器的特性方程，得到输出端波形图如下图所示： 题7-8输出端波形图 7-9 分析如图7-44所示电路，画出Y1、Y2、Y3的波形。 图7-44 题7-9电路图 解：(1)列驱动方程及状态方程 (2)列输出方程 (3)画输出波形. 题7-9波形图 7-10如图7-45所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。 图7-45 题7-10图 解：（1）电路驱动方程为： 电路状态方程为： 状态图如下：  该电路是一个5进制计数器；能自启动。 7-11 分析图7-46所示TTL电路实现何种逻辑功能，其中X是控制